电子线路课程设计—电子数字时钟
数字电子钟的课程设计
数字电子钟的课程设计一、课程目标知识目标：1. 学生能理解数字电子时钟的基本原理，掌握计时器的基础知识。
2. 学生能描述数字电子时钟的组成部分，包括时钟电路、计数器、显示装置等。
3. 学生能解释数字电子时钟中二进制数与十进制数之间的转换关系。
技能目标：1. 学生能够运用所学知识，设计简单的数字电子时钟电路。
2. 学生能够通过实验操作，完成数字电子时钟的组装和调试。
3. 学生能够利用计数器等电子元件解决实际问题，培养动手操作能力和团队协作能力。
情感态度价值观目标：1. 学生在课程学习中，培养对电子技术的兴趣，激发创新精神。
2. 学生通过实践操作，体会团队合作的重要性，增强沟通与协作能力。
3. 学生能够认识到科技发展对社会生活的积极影响，提高社会责任感和使命感。
分析课程性质、学生特点和教学要求，本课程目标注重理论与实践相结合，以培养学生的动手操作能力和创新能力为核心。
课程目标具体、可衡量，便于后续教学设计和评估。
通过本课程的学习，学生能够掌握数字电子时钟的基本原理和组装技巧，提高解决实际问题的能力。
同时，注重培养学生对科技的兴趣和情感态度，为学生的全面发展奠定基础。
二、教学内容1. 数字电子时钟的基本原理- 时钟电路的工作原理- 计数器的作用与分类- 显示装置的原理与种类2. 数字电子时钟的组成与功能- 时钟芯片：时钟振荡器、分频器等- 计数器：二进制计数器、十进制计数器等- 显示装置：LED数码管、LCD液晶显示屏等3. 数字电子时钟的制作与调试- 电路图的绘制与解读- 元器件的选择与安装- 电路的调试与故障排除4. 二进制与十进制数的转换- 二进制数与十进制数的对应关系- 转换方法：除2取余法、位权展开法等5. 实践操作与团队协作- 分组合作，设计并组装数字电子时钟- 交流展示，分享制作过程中的经验与问题- 评价与反馈，提高制作质量与团队协作能力教学内容依据课程目标制定，注重科学性和系统性。
教学大纲明确，按照以下进度安排：第一课时：数字电子时钟的基本原理第二课时：数字电子时钟的组成与功能第三课时：二进制与十进制数的转换第四课时：数字电子时钟的制作与调试（实践操作）第五课时：实践操作与团队协作（交流展示、评价与反馈）教学内容与课本紧密关联，确保学生能够掌握课程知识，培养实际操作能力。
数字电子钟设计(电子集成专业类课程设计)
电子线路课程设计——数字时钟的设计与制作一、设计目标1.通过这次课程设计，进一步熟悉和掌握数电和模电知识，掌握multisim仿真软件的使用。
2.学习数字时钟的硬件设计原理，熟练各种电路应用。
3.培养独立分析问题和解决问题的能力和创新思维。
二、设计功能要求（1）时的技术要求为“24翻1”，分和秒的要求为60进制进位（2）准确计时，以数字形式显示时，分，秒的时间（3）具有校时功能，可以分别对时及分进行单独校对，能校正到标准时间（4）拓展功能：整点报时三、数字钟电路系统工作原理1.数字钟的构成石英晶振为主要部件的振荡器、分频器、计数器、校时电路、数码显示、整点报时电路。
数字钟实际上是一个对标准频率（1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。
同时标准的1ＨＺ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
2.电路设计框图如下由图可见：本数字钟电路主要由振荡器，分频器，校时电路，时分秒计数器，译码显示器及整点报时电路构成。
３、工作原理①振荡电路：由石英振荡器产生的32768HZ高频脉冲信号作为数字钟的时间基准。
石英晶体振荡器的特点是振荡频率准确、电路结构简单，易调整。
用反相器和石英晶体构成振荡电路如下图。
利用两非门Ｇ１和Ｇ２自我反馈，使他们工作在现行状态，然后利用石英晶体ＪＵ来控制震荡频率，同时用电容Ｃ１来作为两个非门之间的耦合。
两个非门输入和输出之间并联的电阻Ｒ１和Ｒ２作为负反馈元件，由于反馈作用很小，可以近似认为非门的输出输入压降相等，电容Ｃ２是为了防止寄生振荡。
电路图如下：仿真图如下：②分频电路：分频器的功能主要有产生标准秒脉冲信号和提供功能扩展电路所需的信号。
（共经过１５级２分频集成电路）我们实验用的是CD4060、74LS74,其中CD4060是14级分频器，将石英晶振的高频变为二分频，74LS74是D触发器，可以用作二分频。
数字电路课程设计电子数字钟+闹铃
数字电路课程设计电子数字钟+闹铃数字电路课程设计院系：专业：电子信息工程姓名：学号：完成日期：2021 数字钟的设计一、系统功能概述、系统实现的功能：1、具有“时”、“分”、“秒”的十进制数字显示。
2、具有手动校时、校分、校秒的功能。
3、有定时和闹钟功能，能够在设定的时间发出闹铃声。
4、能进行整点报时。
从59分50秒起，每隔2秒发一次低音“嘟”的信号，连续5次，最后一次为高音“嘀”的信号。
、各项设计指标：1、显示部分采用的6个LED显示器，从高位至低位分别显示时、分、秒。
2、有一个设置调闹钟定时时间、正常时间的按钮，选择调的对象。
3、有三个按钮分别调时、分、秒的时间。
4、有一个按钮用作开启/关闭闹铃。
5、另外需要两个时钟信号来给系统提供脉冲信号，使时钟和闹钟正常工作，分别为1Hz、1kHz的脉冲。
二、系统组成以及系统各部分的设计 1、系统结构描述 //要求：系统结构描述，各个模块的功能描述；系统的顶层文件：1、顶层文件图：2、各模块的解释：、7个输入量clk_1khz、clk_1hz、key_slt、key_alarm、sec_set、min_set、hour_set：其中clk_1khz为闹铃模块提供时钟，处理后能产生“嘟”、“嘀”和变化的闹铃声音；clk_1hz为计时模块提供时钟信号，每秒计数一次；key_slt选择设置对象：定时或正常时间；key_alarm能够开启和关闭闹铃；sec_set、min_set、hour_set用于设置时间或定时，与key_slt 相关联。
各按键输出为脉冲信号。
、CNT60_A_SEC模块：这个模块式将clk_1hz这个时钟信号进行60进制计数，并产生一个分钟的触发信号。
该模块能将当前计数值实时按BCD码的格式输出。
将该输出接到两位LED数码后能时时显示秒的状态。
通过alarm_clk可以选择设置对象为时间还是定时值。
在设置时间模式上，key上的一个输入脉冲可以将clk的输入信号加一。
电子数字时钟课程设计报告（数电）
电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
数字电子钟课程设计
数字电子钟 课程设计一、课程目标知识目标：1. 学生能理解数字电子钟的基本原理，掌握其组成结构，包括时钟芯片、数字显示管等；2. 学生能掌握数字电子时钟的电路连接方式，了解各部分功能及相互关系；3. 学生能运用所学知识分析并解决数字电子钟在实际应用中出现的问题。
技能目标：1. 学生能运用所学知识设计简单的数字电子钟电路，具备实际操作能力；2. 学生能通过查阅资料、合作交流等方式，提高自主学习能力和团队协作能力；3. 学生能运用数字电子钟的设计原理，进行创新设计，提高创新能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，树立学习信心，培养勇于探索、积极进取的精神；2. 学生认识到数字电子钟在生活中的广泛应用，了解科技发展对人类生活的影响，增强社会责任感；3. 学生在设计和制作过程中，培养耐心、细致的工作态度，提高审美观念。
本课程针对初中年级学生，结合电子技术学科特点，注重理论与实践相结合。
在教学过程中，关注学生个体差异，充分调动学生的主观能动性，培养其创新思维和实际操作能力。
通过本课程的学习，使学生能够将所学知识应用于实际生活，提高综合素养。
二、教学内容1. 数字电子钟原理及组成- 时钟芯片工作原理- 数字显示管工作原理- 数字电子钟的组成结构及功能2. 数字电子钟电路设计- 电路连接方法- 各组成部分的选型与参数- 电路图的绘制与解读3. 数字电子钟编程与调试- 基本编程知识- 编程控制数字显示- 电路调试与故障排查4. 数字电子钟的创新设计- 创新设计理念与方法- 功能拓展与优化- 设计实例分析教学内容依据课程目标，结合教材相关章节，按照以下进度安排：第一课时：数字电子钟原理及组成第二课时：数字电子钟电路设计第三课时：数字电子钟编程与调试第四课时：数字电子钟的创新设计在教学过程中，注重理论与实践相结合，引导学生通过观察、实践、思考，掌握数字电子钟的设计与应用。
同时，鼓励学生进行创新设计，提高其解决问题的能力和创新思维。
数字电子钟课程设计
一、教学内容
本节“数字电子钟课程设计”依据《电子技术》教材第九章“数字电路应用”的内容进行设计。主要内容包括：
1.数字电子钟的原理与设计：介绍数字电子钟的基本工作原理，引导学生了解时钟信号的产生、分频电路、计数器、显示电路等组成部分。
2. 555定时器应用：讲解555定时器在数字电子钟中的作用，如如何产生稳定的时钟信号。
21.信息技术应用：教授学生如何利用现代信息技术，如互联网资源、在线仿真工具等，来辅助学习和解决实际问题，提高学生的信息素养。
22.教学反馈收集：在课程结束后，收集学生对课程内容、教学方式、实践环节等方面的反馈，以利于教师不断优化教学方法和提升教学质量。
6.实际制作与测试：引导学生动手制作数字电子钟，并进行功能测试与优化。
2、教学பைடு நூலகம்容
7.电路优化与改进：探讨如何优化电子钟电路设计，包括降低功耗、提高显示清晰度、增强电路稳定性等方面。
8.故障分析与排除：分析数字电子钟可能出现的常见故障，如显示错误、计时不准确等，并教授相应的排查与解决方法。
9.创新设计：鼓励学生对电子钟进行创新设计，如增加闹钟功能、温度显示、定时开关等，提升学生的创新能力和实践能力。
13.成果展示与评价：组织学生进行成果展示，相互评价，培养学生表达能力和批判性思维，同时教师给予总结性评价和反馈。
14.知识拓展：介绍数字电子钟在生活中的应用，以及电子时钟的最新技术发展，激发学生对电子技术领域的兴趣和探索欲。
4、教学内容
15.实践技能培养：通过实际操作，加强学生对电子元器件的识别与使用、焊接技术、电路布局与布线等实践技能的掌握。
10.课程总结：对本章内容进行回顾，强调数字电子钟各部分电路的联系与作用，巩固学生的理论知识，提升实际操作技能。
电工电子技术课程设计-数字电子钟
课程设计报告课程名称：电工电子技术课程设计学院：专业：班级：学号：姓名：成绩：2014年1月15日目录前言 (2)一、实训任务 (3)1、基本任务 (3)2、设备要求 (3)二、设计方案 (3)1、层次化设计 (3)2、系统示意图 (3)三、设计过程 (4)1、小时计时模块 (4)2、分钟计时模块 (7)3、秒计时模块 (8)4、校时校分模块 (9)4、整点报时模块 (10)5、闹钟控制模块 (11)6、控制模块 (12)7、跑表模块 (13)8.秒、分、小时计时单元功能电路模块 (14)9. 秒、分、小时计时、校正、整点报时、闹钟单元功能电路模块 (15)10. 秒、分、小时计时、校正、整点报时、闹钟、跑表单元功能电路模块 (15)四、联机操作 (16)1、分配引脚： (16)2、编译 (16)3、下载 (16)五. 收获和体会 (17)六. 参考文献 (17)1. EDA技术实用教程——Verilog HDL版（第四版）潘松、黄继业、潘明编著。
(17)2. FPGA设计基础——王传新主编 (17)前言数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
本次的课程设计是基于Verilog HDL的多功能数字钟，完成时、分、秒的显示功能。
设计利用Verilog HDL语言自顶向下的设计理念，突出其作为硬件描述语言的良好的可读性、可移植性以及易于理解等优点。
通过Quartus II 5.0和ModelSim SE 6.1f软件完成仿真、综合。
程序下载到FPGA 芯片后，可用于实际的数字钟显示中。
本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。
数字电路课程设计数字时钟报告
数字电路课程设计数字时钟报告数字电路课程设计数字时钟介绍•数字电路课程设计是一门重要的电子工程课程，旨在培养学生在数字电路设计领域的能力和技巧。
•数字时钟是数字电路设计项目中一个典型的案例，可以通过该项目加深对数字电路原理和实践的理解。
设计目标•开发一个功能完备、性能稳定的数字时钟电路。
•通过数字时钟项目，培养学生的数字电路设计能力、团队合作能力和解决问题的能力。
设计步骤1.分析需求：确定数字时钟的功能和性能要求，例如显示精度、时钟模式、闹钟功能等。
2.确定器件：根据设计需求，选择适合的数字电路和组件，如时钟发生器、计数器、显示器等。
3.设计电路原理图：根据需求和选择的器件，绘制数字时钟的电路原理图。
4.进行逻辑设计：使用数字逻辑门和触发器等器件，实现数字时钟的各个功能模块。
5.进行测试：将电路搭建并连接，对数字时钟进行功能和性能测试。
6.优化和修改：根据测试结果，优化和修改电路设计，确保数字时钟的稳定性和可靠性。
7.编写报告：总结设计过程，记录问题和解决方案，描述数字时钟的设计和实现。
设计要点•确保数字时钟的显示精度和稳定性，避免数字闪烁或误差较大。
•采用合适的计数器和时钟发生器，确保数字时钟能准确计时和显示时间。
•考虑数字时钟的功耗和可靠性，选择适合的电源和元器件。
•在设计中考虑数字时钟的扩展性和功能性，如增加闹钟、温湿度显示等功能。
结论•数字时钟设计是数字电路课程中有趣而实用的项目，能够培养学生的实践能力和创造力。
•通过数字时钟项目，学生可以通过实践掌握数字电路设计的方法和技巧，提高解决问题的能力和团队协作能力。
•数字时钟设计也是一个不断优化和改进的过程，通过反复测试和修改，可以得到一个性能稳定、功能完备的数字时钟电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子线路课程设计《数字时钟》设计题目： 数 字 时 钟班 级：12 级电信 3 班姓 名： 吕小红（080212097）何 乐（080212098）张汪池（080212106）指导教师：王鹏设计时间： 2014 年 11 月 11 日摘要随着科学技术的不断发展, 人们对时间计量的精度要求越来越高。
数字电子钟具有 走时准确，一钟多用等特点，在生活中已经得到广泛的应用。
并且现在市场上已有现成 的电子钟集成电路芯片出售，价格便宜、使用也方便，也给人们的生活带来了方便。
时间对人们来说总是那么宝贵。
电子钟已成为人们日常生活中必不可少的必需品， 广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、 工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了NE555震荡技术， 使电子钟具有走时准确、性能稳定等优点，它还用于计时、自动报时及自动控制等各个 领域。
关键词：震荡器 NE555；计数器 74LS160；译码器 CD4511；7 段共阴数码管 5161AS；目录1. 概述……………………………………………………………………………………1 2. 课程设计任务及要求…………………………………………………………………12.1 设计任务…………………………………………………………………………1 2.2 设计要求…………………………………………………………………………1 3. 理论设计………………………………………………………………………………2 3.1 方案论证…………………………………………………………………………2 3.2 系统结构框图说明………………………………………………………………3 3.3 单元电路设计…………………………………………………………………33.3.1 振荡器……………………………………………………………………3 3.3.1 分频器……………………………………………………………………4 3.3.3 计数器……………………………………………………………………4 3.3.4 显示………………………………………………………………………5 3.3.3 时间校正电路……………………………………………………………6 3.4 系统工作原理图…………………………………………………………………7 4. 安装调试………………………………………………………………………………8 5．结论……………………………………………………………………………………9 6．参考文献………………………………………………………………………………9 附录一：protues 仿真图………………………………………………………………10 附录二：元件清单………………………………………………………………………11一、 概述随着科学技术的不断发展, 人们对时间计量的精度要求越来越高。
数字式电子钟用 集成电路计时时, 译码代替机械式传动, 用7段共阴数码管代替指针显示进而显示时间, 减小了计时误差.这种表具有时、分、秒、显示时间的功能, 还可以进行时、分的校对。
片选的灵活性好。
二、 课程设计任务及要求2.1 任务 设计一个数字电子钟。
2.2 要求 数字钟设计 要求： 1、按24小时直接显示“时”、“分”、“秒”； 2、当电路发生走时误差时具有校时功能 3、用中、小规模集成电路设计 扩展： 1、可以进行整点报时 2、其他-1-三、理论设计3.1方案论证方案一：首先构成一个NE555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲 信号，由74LS160采用清零法分别组成六十进制的“秒”计数器、六十进制“分”计数 器、24进制“时”计数器。
清零法适用于有异步置零输入端的集成计数器。
原理是不管 输出处于哪种状态，只要在清零输入端加一个有效电平电压，输出会立即从那个状态回 到“000000”状态。
清零信号消失后，计数器又可以从“000000”状态开始重新计数。
使用NE555定时器的输出作为“秒”计数器的CP脉冲，把秒计数器的进位输出作为“分” 计数器地CP脉冲，分计数器的进位输出作为“时”计数器的CP脉冲。
使用CD4511为驱动 器，共阴极七段数码管作为显示器。
方案二：首先构成一个NE555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲 信号，由74LS160采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数 器，24进制“时”计数器。
置数法适用于具有预置数功能的集成计数器。
对于就有预置 数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一 个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输 入端A、B、C、D的状态置入输出端。
预置数控制信号消失后，计数器就从被置入的状态 开始重新计数。
使用NE555定时器的输出作为“秒”计数器的CP脉冲，把“秒”计数器 的进位输出作为“分”计数器的CP脉冲，“分”计数器的进位输出作为“时”计数器的 CP脉冲。
使用74LS160为驱动器，共阴极七段数码管作为显示器。
方案一和方案二的设计都很正确，但是方案二在60进制计数器上采用的是置数法， 比方案一效果要好。
因为清零法在计数进位上不稳定，需要加一个触发器，效果才比较 好，但是本着设计简洁，效果稳定的前提下采用方案二。
-2-3.2系统结构框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。
本数字钟电路主要由震荡器、分频器、时分秒计数器、译码显示器构成。
它 们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器， 秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数 器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号， 该信号将被送到时计数器，时计数器采用12进制计数器。
译码显示电路将时、分、秒计 数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。
构成方框图 （图1）如下：小时数码管显示小时数码管显示小时数码管显示24 进制时计数器60 进制分计数器60 进制秒计数器控制开关NE555 振荡器图1 结构框图分频器3.3 单元电路设计 3.3.1震荡器 震荡器电路是数字钟的核心，主要用来产生时间标准信号。
数字钟的精度主要取决于时间标准信号的频率及稳定度。
一般来说，震荡器的频率越高，计时精度越高。
这里 采用由NE555定时器构成的100Hz多谐震荡器作为时间标准信号源。
如图2所示：图2 555振荡电路-3-3.3.2 分频器 由于振荡器产生的频率很高，要得到秒脉冲，需要分频电路。
本实验由集成电路定 时器 NE555 与 RC 组成的多谐振荡器，产生 100Hz 的脉冲信号。
故采用 2 片集成电路计 数器 74LS160 来实现，得到需要的秒脉冲信号。
如图 3 所示：图3 分频器电路3.3.3时、分、秒计数器的设计 分和秒计数器都是 60 进制计数器，其记数规律为 00—01—……—58—59—00 可选 用 74LS160 作为计数器级联组成，并加入与非门构成 60 进制。
其电路图如图 4 所示：图 4 60 进制计数器电路由图可知 CR 接高电平，秒信号脉冲从 CP 端输入进行十进制记数，满十通过 CO 输 出进位信号，此信号用于控制秒十位计数器的记数。
秒十位计数器为六进制计数器。
Q1、 Q2 的输出端通过与非门输出构成清零复位信号给 CR 清零端，从而构成六进制计数器。
同时这个信号还要作为秒计数器的进位脉冲送到分计数器。
秒十位计数器的 CP 脉冲的-4-输入要通过一个与非门受到秒个位计数器的进位信号 CO 的控制。
只有当 CO=1 之后再次 变为 0 时，秒计数脉冲才可能通过与非门进入秒十位计数器的 CP 中。
分计数器的组成电路与秒计数器的组成电路完全相同。
不过进入 CP 的脉冲信号为 由秒十位进位信号与非后输入的信号。
时计数器也是由两个 74LS160 串联组合而成。
其电路图如图 5 所示：图5 24 进制计数电路本电路采用时24进制显示方式。
时个位计数器开始作为十位计数器产生0—9的计时 个位，当下一时间10点到时向上输出进位信号CO=1后再次变为0时，十位计数器加1，等 计时到23点后再来时计数脉冲（即分记述满60）时计数器要清零复位。
所以十位计数器 的Q1和时个位计数器的Q2通过与非门产生清零复位信号，使时计数器具备00——23循环 计数的功能。
然后将六个计数器的计数结果通过计数器的Q0、Q1、Q2、Q3输出端送到七 段显示译码芯片CD4511驱动电路中。
3.3.4 译码显示电路 译码是将时、分、秒计数器输出的四位二进制BCD码翻译为相应的十进制数, 并通 过7段数码管显示。
我们选用的7段译码驱动器(CD4511) 和7段数码管是共阴接法。
它们 分别对时、分、秒计数器的输出进行译码，通过7个限流电阻（本图中未画出来，实际 为390Ω 贴片电阻）与7段数码管连接。
调节限流电阻的值可以改变7段数码管。
如图6所示：-5-3.3.5 时间校正电路 其电路图如图 7 所示：图6 数码管显示电路图7 时、分、秒校时电路当开关 S1 接地时，相当于输入 0，与非门被关闭，秒脉冲信号无法输入，数字电子 钟正常工作。
当开关 S1 接+5V 时相当于输入 1，与非门被打开,秒脉冲信号直接输入到 时/分计数器中。
时/分计数器按秒进行计数；当时/分计数器调整到正确的时间时，马 上将开关 S1 切换到接地，数字电子钟进入正常工作状态。
从而时计数器的调整。
3.4 系统工作原理图由数字钟系统组成框图按照信号的流向分级安装，逐级级联。
这里的每一级是指组 成数字钟的各功能电路。
画出满足设计要求的总体逻辑电路图，如图 8 所示 ：-6-图 8 设计总电路图-7-从输出引脚输出f=1Hz的秒方波信号，它既是秒计数器的计数脉冲，同时又作为时、分校正电路的校正信号秒脉冲信号经与门送入秒计数器的个位进行计数，秒计数器个位从0开始计数，到9后CO输出进位信号，秒十位计数器加1，如此循环下去，当秒十位计数到6时（即Q1=Q2=1），向分计数器送出进位信号，从而完成秒六十进制计数；分六十进制计数器工作原理与秒计数器完全相同；时计数器的个位在分计数器输入的进位信号作用下进行0—9的计数，到9后再接受到分进位信号，时个位的CO输出1，通过与门输出计数脉冲使时十位的计数器加1，当时十位和时个位显示11点时，再有分进位信号脉冲输入，则时十位的Q1=1、时个位的Q2=1，经与非门输出为0，使时十位和个位清零复位，显示为00点。
各计数器的输出端输出的BCD码，分别送入相应的CD4511译码驱动集成电路，输出到7段共阴极数码管进行时间的显示。