i2c协议以及其相关bug分析总结
i2c协议以及其相关bug分析总结
篇一：I2C协议以及其相关bug分析总结_袁刚20XX1202
一、I2C通信协议 ................................................ ................................................... (2)
1、I2C 协议：............................................... . (2)
2、I2C时序 ................................................ . (3)
3、I2C协议中文版本 ................................................ .. (7)
二、I2C协议中遇到的BUG分析 ................................................ .. (8)
1、项目A72A中时序问题 ................................................ (8)
2、T03 Light sensor 无ACK问题................................................. (8)
3、S26I 电池以及F01电池问题................................................. (9)
4、现象ACK后面的半高的小毛刺分析 ................................................ (10)
5、T05C G-sensor无数据问题 ................................................ .. (11)
三、I2C协议使用注意事项 ................................................ .. (12)
1、I2C level shift 普通MOS以及level shift IC (12)
2、I2C使用注意事项以及bug总结 ................................................ (15)
文档整理人：袁刚 20XX年12月2日
一、I2C通信协议
1、I2C 协议：
I2C 总线支持任何 IC 生产过程（ NMOS、CMOS、双极性）。两线的串行数据 SDA 和串行时钟SCL 线在连接到总线的器件间传递信息，每个器件都有一个唯一的地址识别（无论是微控制器、LCD驱动器、存储器或键盘接口），而且都可以作为一个发送器或接收器，由器件的功能决定，很明显LCD驱动器只是一个接收器，而存储器则既可以接收又可以发送数据。除了发送器和接收器外器件，在执行数据传输时也可以被看作是主机或从机，如下表 1。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件，此时任何被寻址的器件都被认为是从机。
表格1
① I2C总线的一些特征:
只要求两条总线线路：一条串行数据线 SDA 一条串行时钟线 SCL
每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件
设定地址主机可以作为主机发送器或主机接收器
它是一个真正的多主机总线如果两个或更多主机同时初始化数据传输可以通过冲突检
测和仲裁防止数据被破坏
串行的 8位双向数据传输位速率在标准模式下可达
100kbit/s，快速模式下可达
400kbit/s 高速模式下可达 /s
片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整
连接到相同总线的 IC 数量只受到总线的最大电容400pF 限制
②I2C总线的传输：
I2C 总线是一个多主机的总线，这就是说可以连接多于一个能控制总线的器件到总线，由于主机通常是微控制器，让我们考虑以下数据在两个连接到 I2C 总线的微控制器之间传输的情况。
这突出了 I2C 总线的主机-从机和接收器-发送器的关系，应当注意的是，这些关系不是持久的，只由当时数据传输的方向决定传输数据的过程如下：
A、假设微控制器 A 要发送信息到微控制器 B
微控制器 A（主机）寻址微控制器 B（从机）
微控制器 A（主机）发送器发送数据到微控制器 B（从机）接收器
微控制器 A 终止传输
B、如果微控制器 A 想从微控制器 B 接收信息
微控制器 A（主机）寻址微控制器 B 从机
微控制器 A（主机）接收器从微控制器 B（从机）发送
器接收数据
微控制器 A 终止传输
在 I2C 总线上产生时钟信号通常是主机器件的责任。当在总线上传输数据时，每个主机产生自己的时钟信号，主机发出的总线时钟信号只有在以下的情况才能被改变：慢速的从机器件控制时钟线并延长时钟信号，或者在发生仲裁时被另一个主机改变。
③I2C数据传输中得信号：
I2C总线在传送数据过程中共有三种类型信号
开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。
结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
应答信号：接收数据的从机在接收到8bit数据后，向发送数据的主机发出特定的低电平脉冲，表示已收到数据。主机向受控单元发出一个信号后，等待受控单元发出一个应答信号，主机接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。
④I2C数据的有效性：
只有在SDA数据必须在时钟的高电平周期保持稳定，数据线的高或低电平状态只有在 SCL 线的时钟信号是低电平
时才能改变。
图1
⑤I2C总线的优点：
极低的电流消耗
抗高噪声干扰
电源电压范围宽
工作的温度范围广
故障诊断和调试都很简单故障可被立即寻迹
在系统中增加或删除 IC 不会影响总线的其他电路
2、I2C时序
I2C
的时序主要可以分为：总线空闲状态、启动信号、停止信号、数据传输位、应答信号、
插入等待时间、重启动信号、时钟同步、总线冲突和总线仲裁、总线封锁状态。
①总线空闲状态。
I2C总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。
②启动信号
在时钟线SCL保持高电平期间，数据线SDA上的电平被
拉低（即负跳变），定义为I2C总线的启动信号，它标志着一次数据传输的开始。
启动信号是一种电平跳变时序信号，而不是一个电平信号。启动信号是由主控器主动建立的，在建立该信号之前I2C 总线必须处于空闲状态，如图2
图2
③停止信号
在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为I2C总线的停止信号，它标志着一次数据传输的终止。如图2
停止信号也是一种电平跳变时序信号，而不是一个电平信号，停止信号也是由主控器主动建立的，建立该信号之后，I2C总线将返回空闲状态。
④数据位传送
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。
进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。
只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1的电平取决于器件本身的正电源电压VDD（当使用独立电源时），如图3所示。
图3
⑤应答信号
I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。
应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。
对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P，如图4所示。
图4
⑥插入等待时间。
如果被控器需要延迟下一个数据字节开始传送的时间，则可以通过把时钟线SCL电平拉低并且保持，使主控器进入等待状态。一旦被控器释放时钟线，数据传输就得以继续下去，这样就使得被控器得到足够时间转移已经收到的数据字
节，或者准备好即将发送的数据字节。带有CPU的被控器在对收到的地址字节做出应答之后，需要一定的时间去执行中断服务子程序，来分析或比较地址码，其间就把SCL线钳位在低电平上，直到处理妥当后才释放SCL线，进而使主控器继续后续数据字节的发送，如图5所示。
篇二：I2C协议总结
I2C协议总结
串行总线I2C由数据线SDA和时钟线SCL构成，可实现完善的双工同步数据传输，能方便的构成多机系统和外围器件扩展系统，I2C采用器件地址的硬件设置方法，通过软件进行寻址。
I2C总线系统中，以共同挂接的I2C总线作为通信手段的每个器件均构成I2C总线的一个器件节点。根据节点是否带有智能，可将这些节点分为主器件节点和外围器件节点。主器件节点可作为主控器，用来对总线进行主动控制。在一次通信过程中，由主控器负责向总线上发送启动信号、同步时钟信号、被控器件地址码、重启动信号和停止信号等。而被控器（即受控器件）可分别由这两种节点充当。
如果在系统中同时存在2个或2态。由于I2C引入了同步时钟和总线仲裁机制，即使出现总线冲突也不会造成信息丢失。
发生总线冲突时，为了避免信息丢失，需要进行总线仲裁以决定谁是主控器。总线仲裁是通过裁定SDA线上的控制权来解决的。时钟同步是连接到SCL线上的所有器件进行“线与”实现的。只要有一个器件向SCL输出低电平，SCL就为低电平。因此SCL线的低电平时间由时钟低电平期最长的器件决定，而高电平时间由时钟高电平期最短的器件决定，由此形成了时钟的同步。
下图所示为一次完整的通信过程的时序。
图1 i2c总线数据传送时序
（注：图中，SCL线上1~7位为7位地址码，第8位为读写位R\~D,第9位为ACK应答位，紧接着的为第一个数据字节，然后是一位应答位，后面继续第2个数据字节。）如图所示，主控器在检测到总线空闲（数据线SDA和时钟线SCL同时处于高电平状态）时，首先发送一个启动信号S，它标志着一次数据传输的开始。之后主控器发送一个地址字节包括7位地址码和一个读写位。被控器收到地址字节后反馈一个应答信号ACK=0，主控器接收到ACK后开始发送第一
个数据字节，被控器接收到第一个数据字节后，由反馈一个应答信号ACK=0。主控器收到应答信号后开始传送第二个数据字节。依次循环，主控器发送完数据后，就发送一个停止信号P，并释放总线，使得总线返回空闲状态。
在通信过程应注意以下6点：
1 进行数据传送时，在SCL为高电平期间，SDA线上电平必须保持稳定，只有SCL为低时，才允许SDA线上电平改变状态。并且每个字节传送时都是高位在前。
2 对于应答信号，ACK=0时为有效应答位，说明接收器已经成功接收到该字节，若为1则说明接受不成功。
3 如果被控器需要延迟下一个下一个数据字节开始传送的时间，可以通过把SCL电平拉低并保持来强制主控器进入等待状态。
4 主控器完成一次通信后还想继续占用总线在进行一次通信，而又不释放总线，就要利用重启动信号Sr。它既作为前一次数据传输的结束，又作为后一次传输的开始。
5 总线冲突时，按“低电平优先”的仲裁原则，把总线判给在数据线上先发送低电平的主器件。
6 在特殊情况下，若需禁止所有发生在I2C总线上的通信，可采用封锁或关闭总线，具体操作为挂接在总线上的任一器件将SCL锁定在低电平即可。
什么是I2C协议
什么是I2C协议
I2C协议是单片机与其它芯片常用的通讯协议，由于只需要两根线，所以很好使用。
1. I2C总线的特点
只要求两条总线线路一条串行数据线 SDA 一条串行时钟线 SCL
每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机/从机关系软件设定地址；主机可以作为主发送器或主机接收器
它是一个真正的多主机总线，如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏串行的 8 位双向数据传输位速率在标准模式下可达100kbit/s 快速模式下可达400kbit/s 高速模式下可达.4Mbit/s
片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整
连接到相同总线的IC数量只受到总线的最大电容400pF 限制
2. I2C总线术语的定义
3. I2C协议总线信号时序分析
数据的有效性：
SDA 线上的数据必须在时钟的高电平周期保持稳定数据线的高或低电平状态只有在 SCL线的时钟信号是低电平时才能改变。如图 I2C
总线的位传输所示。
图 I2C总线的位传输
起始和停止条件
当SCL线是高电平时，SDA线从高电平向低电平切换，这个情况表示起始条件。
当SCL线是高电平时，SDA线由低电平向高电平切换表示停止条件。如图 I2C起始和停止条件所示。
图起始和停止条件
总线空闲状态
SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高；
数据传输与应答信号ACK
发送到SDA线上的数据必须是8位的。每次传输可以发送的数据不受限制。每个字节后必须在时钟的第9个脉冲期间释放数据总线（SDA为高），由接收器发送一个ACK来表示数据成功接收。如图 I2C总线响应。
图 I2C总线响应
首先传输的是数据的最高位（MSB）。如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟SCL保持低电平迫使主机进入等待状态。当从机准备好接收下一个数据字节并释放时钟线SCL后，数据传输继续。如图 I2C总线数据传输所示。
图 I2C总线数据传输
4. 地址格式
数据的传输遵循如图完整的数据传送所示，在起始条件之后，发送一个7位的从机地址，紧接着第8位是数据方向（R/ — W），0-表示发送数据（写），1-表示接收数据（读）。数据传输一般由主机产生的停止位（P）终止。但是如果主机仍希望在总线上通讯，它可以产生重复起始条件（Sr），和寻址另一个从机，而不是首先产生一个停止条件。在这种传输中，可能有不同的读/写格式结合。如图 I2C总线完整的数据传输。
篇三：协议总结
I2C协议
技术性能:
工作速率有100K和400K两种；
支持多机通讯；
支持多主控模块，但同一时刻只允许有一个主控；
由数据线SDA和时钟SCL构成的串行总线；
每个电路和模块都有唯一的地址；
每个器件可以使用独立电源
二. 基本工作原理:
以启动信号START来掌管总线，以停止信号STOP来释放总线；
每次通讯以START开始，以STOP结束；
启动信号START后紧接着发送一个地址字节，其中7位为被控器件的地址码，一位为读/写控制位R/W,R. /W位为0表示由主控向被控器件写数据，R/W为1表示由主控向被控器件读数据；
当被控器件检测到收到的地址与自己的地址相同时，在第9个时钟期间反馈应答信号；每个数据字节在传送时都是高位在前；
写通讯过程:
1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线；
2. 发送一个地址字节；
3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号；
4. 主控收到ACK后开始发送第一个数据字节；
5. 被控器收到数据字节后发送一个ACK表示继续传送数据，发送NACK表示传送数据结束；
6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线；
读通讯过程:
1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线；
2. 发送一个地址字节；
3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号；
4. 主控收到ACK后释放数据总线，开始接收第一个数据字节；
5. 主控收到数据后发送ACK表示继续传送数据，发送NACK表示传送数据结束；
6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线；
四. 总线信号时序分析
1. 总线空闲状态
SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高；
2. 启动信号START
时钟信号SCL保持高电平，数据信号SDA的电平被拉低。启动信号必须是跳变信号，而且在建立该信号前必修保证总线处于空闲状态；
3. 停止信号STOP
时钟信号SCL保持高电平，数据线被释放，使得SDA返回高电平，停止信号也必
须是跳变信号。
4. 数据传送
SCL线呈现高电平期间，SDA线上的电平必须保持稳定，
低电平表示0，高电平表示1。只有在SCL线为低电平期间，SDA上的电平允许变化。
5. 应答信号ACK
I2C总线的数据都是以字节的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK来表示数据成功接收。
6. 无应答信号NACK
在时钟的第9个脉冲期间发送器释放数据总线，接收器不拉低数据总线表示一个NACK，NACK有两种用途:
a. 一般表示接收器未成功接收数据字节；
b. 当接收器是主控器时，它收到最后一个字节后，应发送一个NACK信号，以通知被控发送器结束数据发送，并释放总线，以便主控接收器发送一个停止信号STOP。
五. 寻址约定
地址的分配方法有两种:
1. 含CPU的智能器件，地址由软件初始化时定义，但不能与其它的器件有冲突；
2. 不含CPU的非智能器件，由厂家在器件内部固化，不可改变。
高7位为地址码，其分为两部分:
1. 高4位属于固定地址不可改变，由厂家固化的统一地址；
2. 低三位为引脚设定地址，可以由外部引脚来设定；
开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。
结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU 向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。
下面对I2C总线通信过程中出现的几种信号状态和时序进行分析。
①总线空闲状态。
I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。
②启动信号。
在时钟线SCL保持高电平期间，数据线SDA上的电平被拉低（即负跳变），定义为I2C总线总线的启动信号，它标志着一次数据传输的开始。
启动信号是一种电平跳变时序信号，而不是一个电平信号。启动信号是由主控器主动建立的。
在建立该信号之前I2C总线必须处于空闲状态，如图1所示
③停止信号。
在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为I2C总线的停止信号，它标志着一次数据传输的终止。
停止信号也是一种电平跳变时序信号，而不是一个电平信号，停止信号也是由主控器主动建立的，建立该信号之后，I2C总线将返回空闲状态。
④数据位传送。
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。
进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。
只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1的电平取决于器件本身的正电源电压VDD（当使用独立电源时），如图2所示。
⑤应答信号。
I2C总线上的所有数据都是以8位字节传送的，发送器
每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。
应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。
对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P，如图3所示。
⑥插入等待时间。
如果被控器需要延迟下一个数据字节开始传送的时间，则可以通过把时钟线SCL电平拉低并且保持，使主控器进入等待状态。
一旦被控器释放时钟线，数据传输就得以继续下去，这样就使得被控器得到足够时间转移已经收到的数据字节，或者准备好即将发送的数据字节。
带有CPU的被控器在对收到的地址字节做出应答之后，需要一定的时间去执行中断服务子程序，来分析或比较地址
MODBUS通讯协议说明
1、概述 1．1 引言 通讯规约详细描述了本机通讯的读、写命令格式及信息和数据的定义，以便第三方开发使用。 1. 2 电气特点及符合标准 1) 连接上位机的主通信接口，采用标准串行通讯口，使用接线端子。 2) 信息传输方式为异步方式，字节格式为起始位1位，数据位8位，停止位1位，无校验。 3) 数据传输速率1200b/s, 2400b/s, 4800b/s, 9600b/s, 19200b/s可选,缺省为9600b/s。 4) 符合MODUBS RTU 协议标准。 2、MODBUS RTU通信协议详述 2．1 协议基本规则 以下规则确定在回路控制器和其他串行通信回路中设备的通信规则。 1）所有通讯回路都应遵照主/从方式。依照这种方式，数据可以在一个主站(如：PC)和多个子站之间传递。 任何一次通讯都不能从子站开始。 2）主站将初始化和控制在通讯回路上传递的所有信息。 3）所有回路上的传送均分为两种方式： A) 主/从传送 B) 从/主传送 4）在回路上的所有通讯都以“信息帧”方式传递。 如果主站或子站接收到含有未知命令的信息帧，则不予以响应 “信息帧”就是一个由字节构成的字符串(最多255个字节)，是由信息头和发送的编码数据构成标准的异步串行数据，该通讯方式也与RTU通讯规约相兼容。 2．2信息帧结构描述 每个信息帧组成如下： 3、字节格式 通讯传输为异步方式，并以字节为单位。在主站和子站之间传递的每一个字节帧都是10位(无校验位)的串行数据流。 字节帧格式： 4、命令报文格式 4. 1读数据： 主站发送
返回： 5 如：带符号整数范围 -32768---32767 上传数据需除十，正数的范围为16进制0X0000-0X7FFF，负数采用正数的补码方式传输,其范围为16进制0X8000-0XFFFF， 如: 湿度上传16进制 0X0311，对应十进制785，表示78.5% 温度上传16进制 0X00FF，对应十进制255，表示25.5℃ 温度上传16进制 0XFF9B，对应十进制100(0XFFFF-0XFF9B=0X64), 表示-10.0℃ 6、网络采样定时 温湿度传感器中，上位机读取数据每次间隔时间不小于500ms,推荐值1s。 7、命令举例： 读取温度湿度数据： 上位机发送：01 04 00 00 00 02 71 CB （温湿度地址为1，寄存器起始地址为0，读2个字节） 下位机返回：01 04 04,温度H，温度L，湿度H，湿度L，CRCL，CRCH。 只读温度数据： 上位机发送： 01 04 00 00 0 001 31 CA（温湿度地址为1，寄存器起始地址为0，读1个字节） 下位机返回： 01 04 02,温度H，温度L,CRCH，CRCL。 只读湿度数据： 上位机发送： 01 04 00 01 0 001 60 0A（温湿度地址为1，寄存器起始地址为1，读1个字节） 下位机返回： 01 04 02,湿度H，湿度L,CRCH，CRCL。 设置地址： 上位机发送：01 06 00 64 00 02 49 D4（温湿度原地址1改为2） 下位机返回：01 06 00 64,地址H,地址L, CRCL，CRCH。
实验八 IIC通信协议
实验八I2C通信协议 一、实验目的： 1、培养学生阅读资料的能力； 2、加深学生对I2C总线通信协议的理解； 3、加强学生对模块化编程的理解； 二、实验环境： 1、硬件环境：PC机一台、单片机实验板一块、母头串口交叉线、USB电源线； 2、软件环境：keil uVision2集成开发环境； STC-ISP下载上位机软件； 三、实验原理： 要学会I2C通信协议的编程，关键是要看懂并掌握其时序图，理解对I2C通信协议相关子程序的实验编写。I2C通信协议的总线时序图如下所示： I2C总线时序图 I2C相关子程序的详细介绍 1、起始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 2、结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。 起始信号和结束信号的时序图如下所示： 起始信号和结束信号的时序图 起始信号的流程如下:
1、SCL和SDA拉高，保持时间约为0.6us-4us; 2、拉低SDA，保持时间为约为0.6us-4us； 3、拉低时钟线 结束信号的流程如下： 1、SCL置高电平，SDA置低电平，保持时间约为0.6us-4us 2、SDA拉高，保持时间约为1.2-4us； 应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。 若未收到应答信号，由判断为受控单元出现故障。应答信号的时序图如下所示： 应答时序图 发送时的应答信号 ;**********应答信号********** ACK: SETB SDA ;数据线置高 SETB SCL ;时钟线置高 ACALL DELAY JB SDA，$ ;等待数据线变低 ACALL DELAY CLR SCL ;时钟线置低 RET 注意：这里如果数据线一直为高将进入死循环，所以一般我们都会在这做一个容错的处理。具体的程序如下： ACK: MOV R4，#00H SETB SDA SETB SCL LOP0: JNB SDA，LOP DJNZ R4，LOP0 ;循环255次 LOP: ACALL DEL CLR SCL RET 接收时的应答信号
基于MSP430的I2C模拟总线程序讲解
程序和流程图: IIC.h void Init_IIC(void); void EEPROM_ByteWrite(unsigned char nAddr,unsigned char nVal); unsigned char EEPROM_RandomRead(unsigned char nAddr); unsigned char EEPROM_CurrentAddressRead(void); void EEPROM_AckPolling(void); void Init_CLK(void); void Init_IIC_Port(void); Main.C /******************************************* IIC for AT24c16 OR AT24CXXX 系列 只要控制好IICRM IICSTP IICSTT 其硬件会自动完成 SCL SDA的一系列时序只要注意各个发送与接收的控制标志位. ******************************************/ #include
//停止看门狗 WDTCTL = WDTPW+WDTHOLD; //初始化端口 Init_IIC_Port(); //初始化时钟 Init_CLK(); //I2C初始化 Init_IIC(); //置传输方式及控制方式 //打开中断 _EINT(); //写入数据 EEPROM_ByteWrite(0x0000,0x12); //等待写操作完成 EEPROM_AckPolling(); //写入数据 EEPROM_ByteWrite(0x0001,0x34); //等待写操作完成 EEPROM_AckPolling(); //写入数据 EEPROM_ByteWrite(0x0002,0x56); //等待写操作完成
rs485总线通讯协议
竭诚为您提供优质文档/双击可除 rs485总线通讯协议 篇一：Rs485通讯协议说明 摘要：阐述了Rs-485总线规范，描述了影响Rs-485总线通信速率和通信可靠性的三个因素，同时提出了相应的解决方法并讨论了总线负载能力和传输距离之间的具体关系。 关键词：Rs-485现场总线信号衰减信号反射 当前自动控制系统中常用的网络，如现场总线can、profibus、inteRbus-s以及aRcnet的物理层都是基于 Rs-485的总线进行总结和研究。 一、eiaRs-485标准 在自动化领域，随着分布式控制系统的发展，迫切需要一种总线能适合远距离的数字通信。在Rs-422标准的基础上，eia研究出了一种支持多节点、远距离和接收高灵敏度的Rs-485总线标准。 Rs-485标准采有用平衡式发送，差分式接收的数据收发器来驱动总线，具体规格要求： 接收器的输入电阻Rin≥12kΩ 驱动器能输出±7V的共模电压
输入端的电容≤50pF 在节点数为32个，配置了120Ω的终端电阻的情况下，驱动器至少还能输出电压1.5V（终端电阻的大小与所用双绞线的参数有关） 接收器的输入灵敏度为200mV（即（V+）-（V-）≥0.2V，表示信号“0”；（V+）-（V-）≤-0.2V，表示信号“1”）因为Rs-485的远距离、多节点（32个）以及传输线成本低的特性，使得eiaRs-485成为工业应用中数据传输的首选标准。 二、影响Rs-485总线通讯速度和通信可靠性的三个因素 1、在通信电缆中的信号反射 在通信过程中，有两种信号因导致信号反射：阻抗不连续和阻抗不匹配。 阻抗不连续，信号在传输线末端突然遇到电缆阻抗很小甚至没有，信号在这个地方就会引起反射，如图1所示。这种信号反射的原理，与光从一种媒质进入另一种媒质要引起反射是相似的。消除这种反射的方法，就必须在电缆的末端跨接一个与电缆的特性阻抗同样大小的终端电阻，使电缆的阻抗连续。由于信号在电缆上的传输是双向的，因此，在通讯电缆的另一端可跨接一个同样大小的终端电阻，如图2所示。
简单的I2C协议理解 i2c程序(调试通过)
简单的I2C协议理解 一. 技术性能: 工作速率有100K和400K两种； 支持多机通讯； 支持多主控模块，但同一时刻只允许有一个主控； 由数据线SDA和时钟SCL构成的串行总线； 每个电路和模块都有唯一的地址； 每个器件可以使用独立电源 二. 基本工作原理: 以启动信号START来掌管总线，以停止信号STOP来释放总线； 每次通讯以START开始，以STOP结束； 启动信号START后紧接着发送一个地址字节，其中7位为被控器件的地址码，一位为读/写控制位R/W,R /W位为0表示由主控向被控器件写数据，R/W为1表示由主控向被控器件读数据； 当被控器件检测到收到的地址与自己的地址相同时，在第9个时钟期间反馈应答信号； 每个数据字节在传送时都是高位(MSB)在前； 写通讯过程: 1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线； 2. 发送一个地址字节(包括7位地址码和一位R/W)； 3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号(ACK)； 4. 主控收到ACK后开始发送第一个数据字节； 5. 被控器收到数据字节后发送一个ACK表示继续传送数据，发送NACK表示传送数据结束； 6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线； 读通讯过程: 1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线； 2. 发送一个地址字节(包括7位地址码和一位R/W)； 3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信
号(ACK)； 4. 主控收到ACK后释放数据总线，开始接收第一个数据字节； 5. 主控收到数据后发送ACK表示继续传送数据，发送NACK表示传送数据结束； 6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线； 四. 总线信号时序分析 1. 总线空闲状态 SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高； 2. 启动信号START 时钟信号SCL保持高电平，数据信号SDA的电平被拉低(即负跳变)。启动信号必须是跳变信号，而且在建立该信号前必修保证总线处于空闲状态； 3. 停止信号STOP 时钟信号SCL保持高电平，数据线被释放，使得SDA返回高电平(即正跳变)，停止信号也必须是跳变信号。 4. 数据传送 SCL线呈现高电平期间，SDA线上的电平必须保持稳定，低电平表示0(此时的线电压为地电压)，高电平表示1(此时的电压由元器件的VDD决定)。只有在SCL线为低电平期间，SDA上的电平允许变化。 5. 应答信号ACK I2C总线的数据都是以字节(8位)的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收。 6. 无应答信号NACK 在时钟的第9个脉冲期间发送器释放数据总线，接收器不拉低数据总线表示一个NACK，NACK有两种用途: a. 一般表示接收器未成功接收数据字节； b. 当接收器是主控器时，它收到最后一个字节后，应发送一个NACK信号，以通知被控发送器结束数据发送，并释放总线，以便主控接收器发送一个停止信号STOP。 五. 寻址约定
通讯方式和通讯协议介绍
目录 一、RS232的串口通讯 (2) 应用 (2) 工作方式 (2) 接口标准 (2) 电路组成 (3) 概述 (3) 简介 (3) 二、RS485串行通讯 (3) 简介 (3) 接口 (4) 电缆 (4) 布网 (5) 区别 (5) 三、串行通信 (6) 概念 (6) 分类 (7) 同步通信 (7) 异步通信 (7) 特点 (7) 形式和标准 (7) 调幅方式 (7) 调频方式 (8) 数字编码方式 (8) 数据传输率 (8) 发送时钟和接收时钟 (9) 异步通信协议 (9) 通信协议 (10) 普遍协议 (10) USB (11) IEEE 1394 (11) 相关应用 (12) 四、通讯协议 (12) 简介 (12) 详细介绍 (13) TCP/IP (13) IPX/SPX (13) NetBEUI (14) 通信协议 (14) RS-232-C (14) RS-449 (14) V.35 (15) X.21 (15) HDLC (15) 管理协议 (15) SNMP (15) PPP (16)
一、RS232的串口通讯 应用 随着计算机系统的应用和微机网络的发展，通信功能越来越显得重要.这里所说的通信是指计算机与外界的信息交换.因此，通信既包括计算机与外部设备之间，也包括计算机和计算机之间的信息交换.由于串行通信是在一根传输线上一位一位的传送信息，所用的传输线少，并且可以借助现成的电话网进行信息传送，因此，特别适合于远距离传输.对于那些与计算机相距不远的人－机交换设备和串行存储的外部设备如终端、打印机、逻辑分析仪、磁盘等，采用串行方式交换数据也很普遍.在实时控制和管理方面，采用多台微机处理机组成分级分布控制系统中，各CPU 之间的通信一般都是串行方式.所以串行接口是微机应用系统常用的接口。许多外设和计算机按串行方式进行通信，这里所说的串行方式，是指外设与接口电路之间的信息传送方式，实际上，CPU 与接口之间仍按并行方式工作. 工作方式 由于CPU 与接口之间按并行方式传输，接口与外设之间按串行方式传输，因此，在串行接口中，必须要有" 接收移位寄存器" （串→并）和" 发送移位寄存器" （并→串）. 在数据输入过程中，数据1 位1 位地从外设进入接口的" 接收移位寄存器",当" 接收移位寄存器" 中已接收完1 个字符的各位后，数据就从" 接收移位寄存器" 进入" 数据输入寄存器" . CPU 从" 数据输入寄存器" 中读取接收到的字符.（并行读取，即D7~D0 同时被读至累加器中）. " 接收移位寄存器" 的移位速度由" 接收时钟" 确定. 在数据输出过程中，CPU 把要输出的字符（并行地）送入" 数据输出寄存器"," 数据输出寄存器" 的内容传输到" 发送移位寄存器",然后由" 发送移位寄存器" 移位，把数据1 位 1 位地送到外设. " 发送移位寄存器" 的移位速度由" 发送时钟" 确定. 接口中的" 控制寄存器" 用来容纳CPU 送给此接口的各种控制信息，这些控制信息决定接口的工作方式. " 状态寄存器" 的各位称为" 状态位",每一个状态位都可以用来指示数据传输过程中的状态或某种错误.例如，用状态寄存器的D5 位为"1" 表示" 数据输出寄存器" 空，用D0 位表示" 数据输入寄存器满",用D2 位表示" 奇偶检验错" 等. 能够完成上述" 串<- -> 并" 转换功能的电路，通常称为" 通用异步收发器" (UART ：Universal Asynchronous Receiver and Transmitter），典型的芯片有：Intel 8250/8251,16550 接口标准 ⑴实现数据格式化：因为来自CPU的是普通的并行数据，所以，接口电路应具有实现不同串行通信方式下的数据格式化的任务。在异步通信方式下，接口自动生成起止式的帧数据格式。在面向字符的同步方式下，接口要在待传送的数据块前加上同步字符。
I2C 协议标准完全版,很详细
THE I 2C-BUS SPECIFICATION VERSION 2.1 JANUARY 2000
CONTENTS 1PREFACE. . . . . . . . . . . . . . . . . . . . . . . . . . .3 1.1Version 1.0 - 1992. . . . . . . . . . . . . . . . . . . . 3 1.2Version 2.0 - 198. . . . . . . . . . . . . . . . . . . . . 3 1.3Version 2.1 - 1999. . . . . . . . . . . . . . . . . . . . 3 1.4Purchase of Philips I2C-bus components . . 3 2THE I2C-BUS BENEFITS DESIGNERS AND MANUFACTURERS. . . . . . . . . . . . . . .4 2.1Designer benefits . . . . . . . . . . . . . . . . . . . . 4 2.2Manufacturer benefits. . . . . . . . . . . . . . . . . 6 3INTRODUCTION TO THE I2C-BUS SPECIFICATION . . . . . . . . . . . . . . . . . . . . .6 4THE I2C-BUS CONCEPT . . . . . . . . . . . . . . .6 5GENERAL CHARACTERISTICS . . . . . . . . .8 6BIT TRANSFER . . . . . . . . . . . . . . . . . . . . . .8 6.1Data validity . . . . . . . . . . . . . . . . . . . . . . . . 8 6.2START and STOP conditions. . . . . . . . . . . 9 7TRANSFERRING DATA. . . . . . . . . . . . . . .10 7.1Byte format . . . . . . . . . . . . . . . . . . . . . . . . 10 7.2Acknowledge. . . . . . . . . . . . . . . . . . . . . . . 10 8ARBITRATION AND CLOCK GENERATION . . . . . . . . . . . . . . . . . . . . . .11 8.1Synchronization . . . . . . . . . . . . . . . . . . . . 11 8.2Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . 12 8.3Use of the clock synchronizing mechanism as a handshake. . . . . . . . . . . 13 9FORMATS WITH 7-BIT ADDRESSES. . . .13 107-BIT ADDRESSING . . . . . . . . . . . . . . . . .15 10.1Definition of bits in the first byte . . . . . . . . 15 10.1.1General call address. . . . . . . . . . . . . . . . . 16 10.1.2START byte . . . . . . . . . . . . . . . . . . . . . . . 17 10.1.3CBUS compatibility. . . . . . . . . . . . . . . . . . 18 11EXTENSIONS TO THE STANDARD- MODE I2C-BUS SPECIFICATION . . . . . . .19 12FAST-MODE. . . . . . . . . . . . . . . . . . . . . . . .19 13Hs-MODE . . . . . . . . . . . . . . . . . . . . . . . . . .20 13.1High speed transfer. . . . . . . . . . . . . . . . . . 20 13.2Serial data transfer format in Hs-mode. . . 21 13.3Switching from F/S- to Hs-mode and back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2313.4Hs-mode devices at lower speed modes. . 24 13.5Mixed speed modes on one serial bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 13.5.1F/S-mode transfer in a mixed-speed bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.2Hs-mode transfer in a mixed-speed bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.3Timing requirements for the bridge in a mixed-speed bus system. . . . . . . . . . . . . . 27 1410-BIT ADDRESSING. . . . . . . . . . . . . . . . 27 14.1Definition of bits in the first two bytes. . . . . 27 14.2Formats with 10-bit addresses. . . . . . . . . . 27 14.3General call address and start byte with 10-bit addressing. . . . . . . . . . . . . . . . . . . . 30 15ELECTRICAL SPECIFICATIONS AND TIMING FOR I/O STAGES AND BUS LINES. . . . . . . . . . . . . . . . . . . . 30 15.1Standard- and Fast-mode devices. . . . . . . 30 15.2Hs-mode devices. . . . . . . . . . . . . . . . . . . . 34 16ELECTRICAL CONNECTIONS OF I2C-BUS DEVICES TO THE BUS LINES . 37 16.1Maximum and minimum values of resistors R p and R s for Standard-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 39 17APPLICATION INFORMATION. . . . . . . . . 41 17.1Slope-controlled output stages of Fast-mode I2C-bus devices. . . . . . . . . . . . 41 17.2Switched pull-up circuit for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 41 17.3Wiring pattern of the bus lines. . . . . . . . . . 42 17.4Maximum and minimum values of resistors R p and R s for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 17.5Maximum and minimum values of resistors R p and R s for Hs-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 18BI-DIRECTIONAL LEVEL SHIFTER FOR F/S-MODE I2C-BUS SYSTEMS . . . . 42 18.1Connecting devices with different logic levels. . . . . . . . . . . . . . . . . . . . . . . . . 43 18.1.1Operation of the level shifter . . . . . . . . . . . 44 19DEVELOPMENT TOOLS AVAILABLE FROM PHILIPS. . . . . . . . . . . . . . . . . . . . . 45 20SUPPORT LITERATURE . . . . . . . . . . . . . 46
I2C总线协议规范 v2.1
THE I2C-BUS SPECIFICATION VERSION 2.1 JANUARY 2000
CONTENTS 1PREFACE. . . . . . . . . . . . . . . . . . . . . . . . . . .3 1.1Version 1.0 - 1992. . . . . . . . . . . . . . . . . . . . 3 1.2Version 2.0 - 198. . . . . . . . . . . . . . . . . . . . . 3 1.3Version 2.1 - 1999. . . . . . . . . . . . . . . . . . . . 3 1.4Purchase of Philips I2C-bus components . . 3 2THE I2C-BUS BENEFITS DESIGNERS AND MANUFACTURERS. . . . . . . . . . . . . . .4 2.1Designer benefits . . . . . . . . . . . . . . . . . . . . 4 2.2Manufacturer benefits. . . . . . . . . . . . . . . . . 6 3INTRODUCTION TO THE I2C-BUS SPECIFICATION . . . . . . . . . . . . . . . . . . . . .6 4THE I2C-BUS CONCEPT . . . . . . . . . . . . . . .6 5GENERAL CHARACTERISTICS . . . . . . . . .8 6BIT TRANSFER . . . . . . . . . . . . . . . . . . . . . .8 6.1Data validity . . . . . . . . . . . . . . . . . . . . . . . . 8 6.2START and STOP conditions. . . . . . . . . . . 9 7TRANSFERRING DATA. . . . . . . . . . . . . . .10 7.1Byte format . . . . . . . . . . . . . . . . . . . . . . . . 10 7.2Acknowledge. . . . . . . . . . . . . . . . . . . . . . . 10 8ARBITRATION AND CLOCK GENERATION . . . . . . . . . . . . . . . . . . . . . .11 8.1Synchronization . . . . . . . . . . . . . . . . . . . . 11 8.2Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . 12 8.3Use of the clock synchronizing mechanism as a handshake. . . . . . . . . . . 13 9FORMATS WITH 7-BIT ADDRESSES. . . .13 107-BIT ADDRESSING . . . . . . . . . . . . . . . . .15 10.1Definition of bits in the first byte . . . . . . . . 15 10.1.1General call address. . . . . . . . . . . . . . . . . 16 10.1.2START byte . . . . . . . . . . . . . . . . . . . . . . . 17 10.1.3CBUS compatibility. . . . . . . . . . . . . . . . . . 18 11EXTENSIONS TO THE STANDARD- MODE I2C-BUS SPECIFICATION . . . . . . .19 12FAST-MODE. . . . . . . . . . . . . . . . . . . . . . . .19 13Hs-MODE . . . . . . . . . . . . . . . . . . . . . . . . . .20 13.1High speed transfer. . . . . . . . . . . . . . . . . . 20 13.2Serial data transfer format in Hs-mode. . . 21 13.3Switching from F/S- to Hs-mode and back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2313.4Hs-mode devices at lower speed modes. . 24 13.5Mixed speed modes on one serial bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 13.5.1F/S-mode transfer in a mixed-speed bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.2Hs-mode transfer in a mixed-speed bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.3Timing requirements for the bridge in a mixed-speed bus system. . . . . . . . . . . . . . 27 1410-BIT ADDRESSING. . . . . . . . . . . . . . . . 27 14.1Definition of bits in the first two bytes. . . . . 27 14.2Formats with 10-bit addresses. . . . . . . . . . 27 14.3General call address and start byte with 10-bit addressing. . . . . . . . . . . . . . . . . . . . 30 15ELECTRICAL SPECIFICATIONS AND TIMING FOR I/O STAGES AND BUS LINES. . . . . . . . . . . . . . . . . . . . 30 15.1Standard- and Fast-mode devices. . . . . . . 30 15.2Hs-mode devices. . . . . . . . . . . . . . . . . . . . 34 16ELECTRICAL CONNECTIONS OF I2C-BUS DEVICES TO THE BUS LINES . 37 16.1Maximum and minimum values of resistors R p and R s for Standard-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 39 17APPLICATION INFORMATION. . . . . . . . . 41 17.1Slope-controlled output stages of Fast-mode I2C-bus devices. . . . . . . . . . . . 41 17.2Switched pull-up circuit for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 41 17.3Wiring pattern of the bus lines. . . . . . . . . . 42 17.4Maximum and minimum values of resistors R p and R s for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 17.5Maximum and minimum values of resistors R p and R s for Hs-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 18BI-DIRECTIONAL LEVEL SHIFTER FOR F/S-MODE I2C-BUS SYSTEMS . . . . 42 18.1Connecting devices with different logic levels. . . . . . . . . . . . . . . . . . . . . . . . . 43 18.1.1Operation of the level shifter . . . . . . . . . . . 44 19DEVELOPMENT TOOLS AVAILABLE FROM PHILIPS. . . . . . . . . . . . . . . . . . . . . 45 20SUPPORT LITERATURE . . . . . . . . . . . . . 46
关于IIC的通信协议程序
#define uchar unsigned char #define uint unsigned int #define ulong unsigned long #define _BV(bit) (1 << (bit)) #ifndef cbi #define cbi(reg,bit) reg &= ~_BV(bit) #endif #ifndef sbi #define sbi(reg,bit) reg |= _BV(bit) #endif extern uchar dog; /* void delay_1ms(uchar xtal) { uchar i; for(i=0;i<(uint)(143*xtal-2);i++) {;} } //2 延时nms void delay_ms(uchar m, uchar fosc) { uchar i; i=0; while(i 220仪表通讯协议说明 220采用485通讯接口，执行Modbus-RTU协议，数据位8位，停止位2位，无校验。具体由参数27(通讯模式，设定为1)、参数28(机码)和参数29(波特率)设定。仪表支持02读开入命令，03读参数命令，05开关输出命令，单字节写命令和0x10多字节写命令。 1. 02读开入命令 格式：01 02 00 00 00 04 crc0 crc1 返回01 02 01 Data crc0 crc1 读取00开始的4个开入状态Data为开入状态，每个位代表一个开入 220仪表有4个输入。 2. 03读参数命令 格式：01 03 00 00 00 01 84 0A 返回01 02 02 03 04 crc0 crc1 读00开始的1个字返回2个字节0304 仪表参数地址见下面的附表。 3. 05命令 格式：01 05 00 01 ff 00 crc0 crc1 返回格式一样 05命令可以实现开关量输出控制，报警复位，恢复出厂等。具体功能见下附表。 4. 06和0x10命令 格式：01 10 00 00 00 02 04 01 02 03 04 crc0 crc1 返回01 10 00 00 00 02 crc0 crc1 修改00开始的2个字为0102 0304 01 06 00 00 01 02 CRC0 CRC1 返回一样 修改00地址参数为0102 注意仪表的参数都是有int和long型的，int型参数，每个参数占用一个地址，1个字长。Long型参数，每个参数占用2个地址，2个字的长度！ 注：除了上述数据外，仪表的参数表中所有参数都可以通讯读取或者修改,所有实时数据都可以读取。 /****************************************** 绿盾电子 X-13 多传感器开发板 功能：实现读写AT24C02型号的EEPROM存储。该类型存储器具有掉电数据保护功能，是单片 机项目开发中常用的芯片。AT24C02使用 I2C总线与的单片机通信，只需两根线即 可完成读写功能。 串口输出数据，串口是单片机程序调试种 最常用最重要的工具。在使用前需要主要 开发板当前晶振频率是否为11.0592MHz,如 不是，请更换晶振，或者自行计算定时器 数值。 时间：2011-8-23 ******************************************/ //头文件 #include "reg51.h" #include //引脚定义 sbit Scl= P3^6; //AT24C0x串行时钟sbit Sda= P3^7; //AT24C0x串行数据 //全局变量 uchar EEPROM_WriteBuffer[] = {"https://www.360docs.net/doc/094540553.html,"}; uchar EEPROM_ReadBuffer[20]; //函数声明 /******************************************/ //延时子函时， //参数 d_time 控制延时的时间 //作用，灯亮和熄灭必须持续一定时间，人眼才能看到 void delay(unsigned int time); /******************************************/ //延时子函数 //参数范围 0-65536 void delay(unsigned int time) //参数 time 大小 { //决定延时时间长短 while(time--); } //==========================头文件加载=============================== #include 220通讯协议说明(1)
AT24C02数据存储I2C协议-串口通讯
I2C总线读写程序通用