5时序逻辑电路答案
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A为输入逻辑变量。
>C1il1D|y >ci p-1CP1Q2 图[解] _驱动方程：D] = AQ2, D2 = AQ.Q 2状态方程：ft"1 = , 0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得状态转换图，如图所示。
电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y 佗0Y0 0 00 10 0 0 1 1 00 0 1 0 1 100 1 10 011 0 0 1 11 1 1 1 1 00 1 1 00 10 1 0 10 00[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
r-0Q1 TF1^=>C1 IK O->C11KCP ［解］J严殛3, K严1；J2=Q lt K严玆;=巫・g ；er1 = ae2+me2;丿3 = Q1Q29位=Q2 Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
Q3Q2Q1 /Y表[] 分析图给岀的时序电路，画岀电路的状态转换图，检查电路能否自启动，说明电 路实现的功能。
A 为输入变量。
时序电路习题答案
时序电路习题答案时序电路习题答案时序电路是数字电路中的一种重要类型，它通过控制信号的时序来实现特定的功能。
在学习时序电路的过程中，我们经常会遇到一些习题，下面我将为大家提供一些常见时序电路习题的答案，希望能够帮助大家更好地理解和掌握时序电路的知识。
1. 以下是一个简单的D触发器电路，请问在输入信号发生变化时，输出信号的变化情况是怎样的？答案：D触发器是一种常用的时序电路元件，它具有存储和传输功能。
当输入信号D发生变化时，输出信号Q的变化情况取决于时钟信号CLK的边沿类型。
如果CLK为上升沿触发，那么当CLK信号上升沿到来时，输出信号Q将跟随输入信号D的变化而变化；如果CLK为下降沿触发，那么当CLK信号下降沿到来时，输出信号Q将跟随输入信号D的变化而变化。
2. 下图是一个时序电路的状态图，请问该电路的输出信号在各个状态之间是如何变化的？答案：根据状态图，我们可以看出该时序电路有三个状态：S0、S1和S2。
在初始状态S0时，输出信号为0；当输入信号满足特定条件时，电路将转移到状态S1，此时输出信号变为1；当输入信号再次满足特定条件时，电路将进入状态S2，输出信号又变为0。
根据状态图，我们可以清晰地看到输出信号在各个状态之间的变化情况。
3. 下图是一个时序电路的时序图，请问该电路的功能是什么？答案：根据时序图，我们可以看出该时序电路是一个计数器电路。
当时钟信号CLK的上升沿到来时，输出信号Q的值会递增1。
在初始状态下，输出信号Q的值为000；当CLK的第一个上升沿到来时，Q的值变为001；以此类推，每个CLK的上升沿到来都会使Q的值递增1。
这样，该时序电路就实现了计数的功能。
4. 下图是一个时序电路的逻辑图，请问该电路的功能是什么？答案：根据逻辑图，我们可以看出该时序电路是一个有限状态机。
它有两个输入信号A和B，以及两个输出信号X和Y。
当输入信号A和B满足特定条件时，电路将转移到不同的状态，并相应地改变输出信号X和Y的值。
时序逻辑电路例题分析
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q37
CP1
CP CP0
74LS90(个位 ) S9A S9B R0A R0B
CP1 74LS90(十位 ) CP0 S9AS9B R0AR0B
5-1 第五章 时序逻辑电路设计例题
(1) 根据任务要求，确定状态图
001
011
010
QA、QB、QC分别表示三个绕组A、
/0
/0
(a) 有效循环
/0 010 101
/1
(b) 无效循环
6.时序图
CP
Q 0
Q1 Q2
Y
7.电路功能
有效循环的6个状态，称为六进制同步计数器。当对第6个脉
冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。
8.自启动问题
如果无效状态构成循环，则一旦受到干扰，使得电路进入无效 状态，则电路就没有可能再回到有效状态，即不能在正常工作， 必须重起系统才能正常工作，此类电路不能自启动。
4.画出逻辑图：
J0 = Q1n K0 = 1
J1 = Q0n K1 = 1
Z = Q1nQ0n
FF0
1J
Q
FF1
1J
Q& Z
C1
C1
1 1K
1 1K
Q
Q
CP
5.检测自启动： 11 00
此电路能够自启动
例3 设计一个串行数据检测电路，当连续输入3个或3个以上1时， 电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输出Y 000000001000110
QA JA QAKA
计数脉冲CP
(7) 检验该计数电路能否自动启动。
时序逻辑电路试题及答案
时序逻辑电路试题及答案一、单选题1.CP有效时，若JK触发器状态由1翻转为0，则此时JK输入端必定有A、J=0B、J=1C、K=0D、K=1【正确答案】：D2.主从RS触发器是在时钟脉冲CP的( )，根据输入信号改变状态。
A、低电平期间B、高电平期间C、上升沿时刻D、下降沿时刻【正确答案】：D3.仅具有置0和置1功能的触发器是A、RS触发器B、JK触发器C、D触发器D、T触发器【正确答案】：C4.关于JK触发器的错误表述是A、对于输入信号没有制约条件B、不允许JK同时为1C、允许JK同时为1D、允许JK同时为0【正确答案】：B5.D触发器当D=Q时，实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：C6.JK触发器有( )触发信号输入端。
A、一个B、二个C、三个D、四个【正确答案】：B7.下列哪项表示基本RS触发器的符号A、B、C、D、【正确答案】：A8.D触发器在CP脉冲有效的情况下能实现的功能是A、置0和置1B、置1和保持C、置0和保持D、保持和翻转【正确答案】：A9.基本RS触发器是( )。
A、组合逻辑电路B、单稳态触发器C、双稳态触发器D、无稳态触发器10.双D集成触发器CD4013的时钟脉冲CP的引脚是A、14脚B、7脚C、3脚与11脚D、5脚与11脚【正确答案】：C11.与非型同步RS触发器，CP=1期间，( )，触发器维持原态。
A、R=0，S=0B、R=0，S=1C、R=1，S=0D、R=1，S=1【正确答案】：A12.主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为A、一直为0B、由0变为1，然后一直为1C、在01间翻转，最后为1D、在01间翻转，最后为013.对双JK集成触发器74LS112引脚功能叙述错误的是A、16脚是VccB、8脚是GNDC、1脚是CP1D、16脚是GND【正确答案】：D14.D触发器用作计数型触发器时，输入端D的正确接法是A、D=0B、D=1C、D=D=Q【正确答案】：C15.JK触发器中，当JK取值相同时，则Q等于A、J⊕QB、QC、1D、016.在RS触发器的逻辑符号中表示A、低电平时置1B、高电平时置1C、低电平时置0D、高电平时置0【正确答案】：C17.JK触发器，若J=，K= Q，则可实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：D18.D触发器有( )触发信号输入端。
时序逻辑电路习题集答案
第六章时序逻辑电路6.1 基本要求1. 正确理解组合逻辑电路、时序逻辑电路、寄存器、计数器、同步和异步、计数和分频等概念。
2. 掌握时序逻辑电路的分析方法，包括同步时序逻辑电路和异步时序逻辑电路。
3. 熟悉寄存器的工作原理、逻辑功能和使用。
4. 掌握二进制、十进制计数器的构成原理。
能熟练应用集成计数器构成任意进制计数器。
5. 掌握同步时序逻辑电路的设计方法。
6.2自测题一、填空题1．数字电路按照是否有记忆功能通常可分为两类：、。
2．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
3．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。
4. 用D触发器来构成12进制计数器，需要个D触发器。
二、选择题1．同步计数器和异步计数器比较，同步计数器的显著优点是。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。
2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
A.4B.5C.9D.203. N个触发器可以构成最大计数长度（进制数）为的计数器。
A.NB.2NC.N2D.2N4. N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N5．五个D触发器构成环形计数器，其计数长度为。
A.5B.10C.25D.326．同步时序电路和异步时序电路比较，其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7．一位8421BCD码计数器至少需要个触发器。
A.3B.4C.5D.108.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。
A.2B.3C.4D.89．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.810．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。
A.2B.6C.7D.8E.1011．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。
数字设计原理与实践第四版课后习题答案
数字设计原理与实践 (第四版 )_课后习题答案数字设计原理与实践 (第四版) 是一本广泛使用于电子工程、计算机科学等领域的教材，它介绍了数字电路的基础知识和设计方法。
课后习题是巩固学习内容、提高理解能力的重要部分。
下面是一些课后习题的答案，供参考。
第一章绪论1. 什么是数字电路？数字电路是一种使用二进制数表示信息并通过逻辑门实现逻辑功能的电路。
2. 简述数字系统的设计过程。
数字系统的设计过程包括需求分析、系统规格说明、逻辑设计、电路设计、测试和验证等步骤。
3. 简述数字电路的分类。
数字电路可以分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路的输出只取决于当前输入，时序逻辑电路的输出还受到过去输入的影响。
4. 什么是门电路？门电路是由逻辑门组成的电路，逻辑门是实现逻辑运算的基本模块。
第二章组合逻辑电路设计基础1. 简述一下布尔代数的基本概念。
布尔代数是一种用于描述逻辑运算的数学系统。
它包括逻辑变量、逻辑表达式、逻辑运算等概念。
2. 简述编码器和译码器的功能和应用。
编码器用于将多个输入信号转换为较少的输出信号，译码器则将少量输入信号转换为多个输出信号。
它们常用于数据压缩、信号传输和地址译码等应用中。
3. 简述多路选择器的功能和应用。
多路选择器根据选择信号选择其中一个输入信号并输出，它可以实现多个输入信号的复用和选择。
它常用于数据选择、信号传输和地址译码等应用中。
第三章组合逻辑电路设计1. 简述组合逻辑电路的设计方法。
组合逻辑电路的设计方法包括确定逻辑功能、编写逻辑表达式、绘制逻辑图和验证电路正确性等步骤。
2. 请设计一个3位二进制加法器。
一个3位二进制加法器可以通过将两个2位二进制加法器和一个与门连接而成。
3. 简述半加器和全加器的功能和应用。
半加器用于实现两个二进制位的相加，它的输出包括和位和进位位。
全加器则用于实现三个二进制位的相加，它的输出包括和位和进位位。
它们常用于二进制加法器的设计。
第四章时序逻辑电路设计基础1. 简述触发器的功能和应用。
第5章时序逻辑电路思考题与习题题解
思考题与习题题解5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。
（2）构成一异步2n进制加法计数器需要n 个触发器，一般将每个触发器接成计数或T’型触发器。
计数脉冲输入端相连，高位触发器的CP端与邻低位Q端相连。
（3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过4个时钟脉冲CP后可串行输出4位数码。
（4）要组成模15计数器，至少需要采用 4 个触发器。
5-2判断题（1）异步时序电路的各级触发器类型不同。
（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
（×）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。
（√）（4）计数器的模是指构成计数器的触发器的个数。
（×）5-3单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）。
A.编码器B.译码器C.数据选择器D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者( B)。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有( D)。
A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为完成该操作需要（B）时间。
100KHz，欲将存放在该寄存器中的数左移8位，A.10μSB.80μSC.100μSD.800ms（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（C ）个触发器。
A.6B.7C.8D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。
A.10B.15C.32D.32768（7）一位8421BCD 码计数器至少需要（B）个触发器。
时序逻辑电路习题解答
5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。
CLKZ图 题 5-1图解：从给定的电路图写出驱动方程为：00121021()n n nn n D Q Q Q D Q D Q ⎧=⎪⎪=⎨⎪=⎪⎩将驱动方程代入D 触发器的特征方程D Qn =+1，得到状态方程为：10012110121()n n n n n n n n Q Q Q Q Q Q Q Q +++⎧=⎪⎪=⎨⎪=⎪⎩由电路图可知，输出方程为2nZ Q =根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。
题解5-1(a ）状态转换图1Q 2/Q ZQ题解5-1(b ）时序图综上分析可知，该电路是一个四进制计数器。
5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入变量。
YA图 题 5-2图解：首先从电路图写出驱动方程为：()0110101()n n n n nD AQ D A Q Q A Q Q ⎧=⎪⎨==+⎪⎩将上式代入触发器的特征方程后得到状态方程()101110101()n n n n n n nQ AQ Q A Q Q A Q Q ++⎧=⎪⎨==+⎪⎩电路的输出方程为：01n nY AQ Q =根据状态方程和输出方程，画出的状态转换图如图题解5-2所示YA题解5-2 状态转换图综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。
5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。
试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。
X(a) 电路图1234CLK5678X(b)输入波形 图 题 5-3图解：电路的驱动方程、状态方程和输出方程分别为：00101100011011011, ,n n n n n n n n n nJ X K X J XQ K XQ X Q XQ XQ XQ Q XQ XQ XQ Y XQ ++⎧==⎪⎨==⎪⎩⎧=+=⎪⎨⎪=+=+⎩= 根据状态方程和输出方程，可分别做出1110,n n Q Q ++和Y 的卡诺图，如表5-1所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
题 1：分析如图 1 所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图，说明电路能否自启动。
J 1 K CP
Q Q
Q1
J 2 K
Q Q
Q2
&J Q 3 K Q
Q3
Y
图1 解 电路属 Moore 型同步时序电路。按照时序电路的分析步骤，分析过程如下： （1）确定各触发器的激励函数（驱动方程）和电路的输出逻辑函数
D 3
Q Q
Q3ZBiblioteka CP图3 解 电路属 Moore 型同步时序逻辑电路。 （1）电路的驱动方程和输出方程
D3 Q2 D2 Q1 D Q Q Q Q 3 1 3 1 1
Z Q3
（2）电路的状态方程组（特征方程组）
Q3n 1 Q2 n 1 Q2 Q1 Q n 1 Q Q Q Q 3 1 3 1 1
74LS147
图9 解 输入控制信号 A～I 分别为低电平时，由 74LS147 编码分别输出一组不同的 四位二进制代码，求反后加入 74LS160 数据输入端，输入数据 N 不同，从而构 成不同模值的计数器。 图中电路利用 74LS160 进位输出产生置数信号，数据输入端的数据 N 和计 数器模值 M 之间的关系为：M＝10－N。输入控制信号 A～I 分别为低电平时， 对应 Y 端输出的脉冲频率如表 5-9 所示。
K 3 Q3 J 3 Q1Q2 J 2 K 2 Q1 J K Q 1 3 1
Y Q3
（1）
（2）
（2）列出电路的特征方程组（次态方程组）
Q3n 1 Q1Q2Q3 Q3Q3 Q3Q2Q1 n 1 Q2 Q1Q2 Q1Q2 Q2 Q1 Q n 1 Q Q Q Q Q Q 3 1 3 1 3 1 1
Q3Q2QQ 1 0
0011
0100
0101
LD 0
1001
1000
0111
0110
图 5（2）电路是采用异步置零法，用 74LS161 接成的九进制计数器。当计数 器计数状态为 Q3Q2Q1Q0 1001 时，与非门输出低电平置 0 信号，立刻将计数器置 成 Q3Q2Q1Q0 0000 状态。 由于 1001 是一个暂稳态， 不存在于稳定状态的循环中，
图 5（1）
图 5（2）
解：图 5（1）是采用同步置数法接成的七进制计数器。当计数器计成 1001（9） 状态时，LD 变成低电位。 待下一个 CP 脉冲到来时， 将电路置成 Q3Q2Q1Q0 0011 , 然后在从 0011 开始作加法计数。在 CP 连续作用下，电路将在 0011~1001 这七 个状态间循环，故电路为七进制计数器。电路状态转换图如图：
图4
解 电路由三部分组成，第一部分是存储四位二进制数据的两个移位寄存器，各 由四个 D 触发器构成；第二部分是全加器；第三部分是一个 D 触发器，用以存 储全加器的进位输出信号。当第 1 个 CP 脉冲的上升沿到来时，存储 A3A2A1A0 的移位寄存器数据右移一位，同时将 A0 和 B0 的相加和 S0 移入最左端的 D 触发 器，此时移位寄存器中存储的数据为 S0A3A2A1；存储 B3B2B1B0 的移位寄存器数 据右移一位，同时将最左端的 D 触发器清 0，此时移位寄存器中存储的数据为 0B3B2B1。依次继续进行，经过四个 CP 信号的作用后，存入原始数据 A3A2A1A0 和 B3B2B1B0 两个寄存器中的数据分别为 S3S2S1S0 和 0000。因此，电路完成四位 二进制数相加运算的功能。 题:5：计数器电路如图 5（1） 、 （2）所示，画出电路的状态转换图，说明各是多 少进制的计数器。
1
图 7（2） 解 （1）依题意，单独分析片Ⅰ和片Ⅱ分别是 7 进制计数器和 9 进制计数器。两 片之间是以串行进位方式连接，构成异步工作。当片Ⅰ接收 7 个 CP 脉冲后，状 态回到初始状态 1001，同时进位输出 C 负跳，给出一个完整的脉冲信号，C 的 这一负跳求反为正跳，作为片Ⅱ的计数脉冲，片Ⅱ计数器计 1；如此进行下去， 当经过 7×9＝63 个 CP 脉冲后，片Ⅰ和片Ⅱ的计数状态分别回到初始状态 1001 和 0111。因此，Y 与 CP 的频率之比为 1:63。 （2）电路采用整体置数方式连接。两片 74LS161 共用 CP 脉冲和置数信号，片 Ⅰ的进位输出 C 作为片Ⅱ的 EP 和 ET 输入。因此，片Ⅱ是高位片，给出电路计 数状态的高 4 位，片Ⅰ是低位片，给出电路计数状态的低 4 位。 电路在 CP 脉冲信号的作用下，由数据输入端状态 0000 0000 开始计数，当 片Ⅱ计数到 0101，片Ⅰ计数到 0010，即电路计数状态为 0101 0010（＝82）时， 与非门输出低电平 0，两片 74LS161 同时进入置数工作状态，在下一个 CP 脉冲 到来后，电路又回到状态 0000 0000。因此，电路的计数状态是 0000 0000～0101 0010，共有 83 个稳态，构成 83 进制计数器，Y 与 CP 的频率之比为 1:83。 。 题 8：试用 74LS161 设计七进制计数器，方法不限。 解： （1）清零法 按几进制几清零，要组成七进制计数器，要利用状态 Q3Q2Q1Q0 =0111 产生清零 信号，即令 RD Q2Q1Q0 。如下图（a）所示：
D 1 Q1
D 2
Q2
Z
CP
Q1
Q2
CP
图2 解： （1）写出各级的触发器的驱动方程和电路的输出方程： D1= Q1 Q 2 ，D2=Q1，Z=Q2CP ( 3 ) 电路状态转换表
Q2
0 0 1 1
Q1
0 1 0 1
D2
0 1 0 1
D1
1 0 0 0
Q2n 1
0 1 0 1
Q1n 1
1 0 0 0
D0 D1 D2 D3 C EP ET 74LS161 LD CP RD Q0 Q1 Q2 Q3
1 CP
&
图 （a）
(2) 置数法 按几进制几-1 置零，要组成七进制计数器，要利用状态 Q3Q2Q1Q0 =0110 产生置 数信号，即令 LD Q2Q1 。如下图（b）所示：
图 （b） 题 9：图 9 是用二－十进制优先编码器 74LS147 和同步十进制计数器 74LS160 组成的可控分频器，试说明当输入控制信号 A、B、C、D、E、F、G、H、 I 分别为低电平时由 Y 端输出的脉冲频率各为多少。已知 CP 端输入脉冲 的频率为 10kHz。
/1
110
100
/0
011
/1
101
图 1（b） （5）电路特性描述 由状态转换图可知，电路由初始状态 000 经 5 个 CP 脉冲后，回到初始状态， 并从输出端给出一进位信号，因此，电路为模 5 同步加法计数器。由于电路的三 个偏离状态在 CP 脉冲的作用下均能进入主循环链内，因此电路能够自启动。 题 2：电路如图 2 所示，列出状态转换表，画出状态转换图和波形图，分析电路 功能。
（3）
（3）作电路状态转换表 方法 1 利用（3）式寻求状态之间的转换关系。设电路的初始状态为 000，代入
n 1 Q1n 1 ＝010，再以 010 作为初态，按同样的方法继 （3）求出电路的次态 Q3n 1 Q2
续进行，直至所求的次态返回设定的初始状态 000 为止。 检查得到的状态转换表 是否包含了电路所有可能出现的状态，若没有，还应将未包含的状态对应的次态 求出，得出完整的电路状态转换表，如表 1 所示。 表1 CP 脉冲顺序 0 1 2 3 4 Q3 Q2 Q1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0
（3）电路的状态转换表如表所示 Q3 Q2 Q1 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 D1 1 0 1 1 0 0 0 1
n 1 Q3n 1 Q2 Q1n 1
Z 0 0 0 1 0 1 1 1
0 0 1 0 1 1 0 1
0 1 0 1 1 0 0 1
Z 0 0 1 1
（4）状态转换图和波形图。
Q2Q1
CP Q1 0 Q1 0 Z
因此，电路是同步模 3 计数器，能够自启动。 题 3：图 3 是由移存器构成的脉冲序列发生器，试画出电路的状态转换图，判断 电路能否自启动。若不能自启动，应如何修改电路？
& & &
D 1
Q Q1 Q Q1
D 2
Q Q2 Q
D1 Q3Q1 Q3Q2Q1 Q3Q1 Q3Q2Q1
修改后的电路如图 3（d）所示，虚线所示为修改部分。电路状态转换图如图 3（e）所示。
& & &
D1 Q3Q2 00 Q1 0 1 1 01 1 1 11 10
D 1
Q Q
Q1
D 2
Q Q2 Q
D 3
Q Q
Q3
Z
Q1
CP
图 3（c）
Q3Q2 Q1
图 3（d）
/Z 000 /0 /1 100 /1 110 /1 111 /0 001 /0 010 /0 101 /1 011
图 3（e） 题 4： 在如图 4 所示的电路中， 若两个移位寄存器中的原始数据分别为 A3A2A1A0 ＝1001，B3B2B1B0＝0011，试问经过四个 CP 信号作用后两个寄存器中的数据如 何？这个电路完成什么功能？
0 1 D0 D1 D2 D3 EP C ET 74LS161 Ⅰ LD CP RD Q0 Q1 Q2 Q3
1
CP 1
D0 D1 D2 D3 EP C ET 74LS161 Ⅱ LD CP RD Q0 Q1 Q2 Q3
1
Y 进位输出