嵌入式DDR总线的布线分析与设计
关于DDR布线等长的讨论
关于DDR布线等长的讨论问题的引出：据有关高速PCB布线建议的文章介绍，SDRAM存储器走线时要注意“尽量短且等长”，不知道它说得是仅指数据线呢，还是包括数据线、地址线、控制线？对于数据线，等长比较好走，因为它是点到点的，而对于地址线、控制线，等长就难了，因为它们是一点到多点的，所以还与总线拓扑结构有关，而且PCB走线时空间紧张；请问各位有什么好的建议，尤其是地址线、控制线的拓扑结构，是否需要作等长处理，如果要的话，怎样作等长处理？一.主要还是看ＳＤＲＡＭ的频率能跑多高了！尽量做到地址线等长，和数据线等长，我们在计算等长时分别算主芯片到匹配电阻的长度和匹配电阻到ＳＤＲＡＭ的长度并且要算过孔数（将过孔大致折算成线长），然后将总长度算出，再做等长匹配．如果有多块ＳＤＲＡＭ的话，地址线尽量走Ｔ型线，数据线尽量等长，芯片应该都能跑起来的．我做的ＤＶＤ板，ＳＤＲＡＭ基本都不走等长（因为频率基本上是１０８Ｍ，和１３３Ｍ的芯片，呵呵），实在看不过去的线就绕一下，相差不是很悬殊的就没问题，都能跑起来的！我做的好几块板子都正常运作；不过ＤＤＲ的就不能大意了．要计算后再绕．重在布局，布局合理会省很大的事，呵呵！以上纯属个人之见，，以上纯属个人之见二．数据线在板子上是不需要额外作阻抗匹配的，只有地址线和控制线需要在dimm 末端加一termination 电阻作终端阻抗匹配，防止反射。
后来又做一个DDR2的板子，地址线等长T形走线（有两片）、数据线等长处理，程序跑得很稳定。
当然，光等长是不行的，在走线时，所有数据线与地址线均使用同一个参考面，电源与端接电源的去耦做好。
呵呵，只要这么做了，系统就是稳定，什么都不用担心。
另外，告诉大家：一般的SDRAM Controller都是可以调时序的，所以数据与地址线、时钟线不必等长，软件调好时序就可以（当然这些参数是可以计算的，可不要瞎调哦）三．时钟线与控制线,地址线尽量等长,他们一起实现逻辑控制;数据线自己尽量等长可以了;当然,全部等长最好;[四．控制信号（CS，CKE）、命令信号（WE,CAS,RAS等）和地址信号（Ax，BAx）还有数据信号（EDX）都是由主设备SDRAM控制器发出的，主设备利用内部CLK上升沿把数据和控制信号输出到总线上，在下一个CLK的上升沿把数据或控制信号打入到SDRAM。
DDRSDRAM布线规则
DDRSDRAM布线规则DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory）是一种双倍数据速率同步动态随机访问存储器。
DDR SDRAM的主频和前面的SDRAM相比，提供了更高的数据传输速率，更高的带宽和更低的功耗。
正确的DDR SDRAM布线规则是确保内存子系统的最佳性能和稳定性。
以下是DDRSDRAM布线规则的一些重要要点：1.信号布线：-时钟信号（CK）和数据线（DQ）应该以相同的长度布线，以避免时钟偏移引起的数据损失。
-时钟信号和数据线应该尽量平行布线，以降低信号之间的干扰。
-时钟和地址信号应该有足够的地线引脚（GND）相邻布线，以确保信号的良好传输。
-数据线之间，特别是相邻的数据线，应保持足够的间距，以降低信号交叉干扰。
-数据线和驱动器之间应该有适当的电阻匹配，以提高信号完整性。
-控制信号（CS，RAS，CAS，WE）和地址信号（A）应尽可能与时钟信号平行布线。
2.电源和地线布线：-电源线和地线应足够宽，以提供稳定的电流和地引。
-电源和地线应平行布线，以降低信号之间的干扰。
-地线应尽可能接近信号线，以降低信号的回流路径。
-电源线和地线之间应有适当的距离，以避免互相干扰。
3.终端布线：-终端布线应尽量接近DDRSDRAM芯片，以减小传输延迟和信号损失。
-终端布线应遵循DDRSDRAM供应商提供的布线指南，以确保符合DDRSDRAM标准。
4.长度匹配：-时钟信号和数据线应尽量匹配相同的长度，以避免时钟偏移引起的数据损失。
-地线和电源线也应尽量匹配相同的长度，以避免功率噪声干扰。
5.建模和仿真：-使用建模和仿真工具来验证DDRSDRAM布线的正确性和稳定性。
-进行时序分析和电气分析，以确保数据在DDRSDRAM子系统中的正确传输。
总之，DDRSDRAM布线规则是一个复杂的过程，需要考虑时钟信号、数据线、电源和地线的布线方式。
DDRSDRAM布线规则
DDRSDRAM布线规则DDRSDRAM布线规则是指在电路板上设计和布置DDRSDRAM的电路和连线时需要遵循的一些规则和原则。
DDRSDRAM是一种双倍速率同步动态随机存储器，用于高速数据存储和访问，因此布线规则尤为重要，可以确保信号的完整性和稳定性，提高系统的性能和可靠性。
以下是DDRSDRAM布线规则的一些重要方面：1.线长匹配：DDRSDRAM的布线中，所有的时钟、地址、数据和控制信号必须尽量保持相等的线长。
由于DDRSDRAM使用双倍速率，信号频率较高，线长差异可能导致信号到达时间不一致，影响系统的稳定性。
通过保持线长相等，可以降低信号的传输延迟，减少时钟失真和时序错误。
2.地与电源平面：DDRSDRAM的布线中，要为信号线和电源线提供良好的地和电源环境。
通过使用地和电源平面，可以降低信号线上的互损耗和串扰，提高信号的信噪比和阻抗匹配。
电源平面还可以提供稳定的电源供应，减少功率噪声和波动对信号传输的影响。
3.信号隔离：DDRSDRAM的布线中，需要将不同类型的信号线进行隔离，避免互相干扰。
例如，时钟信号和数据信号应尽量分开布线，以减少互相之间的串扰。
同时，还应将高速信号线和低速信号线进行分离，避免高速信号对低速信号的影响。
4.差分信号：DDRSDRAM的部分信号采用差分传输方式，例如，地址和数据线。
在布线时，要确保差分线对称和匹配。
差分线对称性可以减少共模噪声的影响，而差分线匹配可以提高差分信号的传输效率和抗干扰能力。
5.终端电阻：DDRSDRAM的布线中，需要正确设置终端电阻来匹配信号线的特性阻抗。
终端电阻的作用是反射信号的能量，减少信号反射和回波干扰。
正确设置终端电阻可以提高信号的传输质量，减少时序错误和噪声。
6.时序调整：DDRSDRAM的布线中，需根据具体的DDRSDRAM芯片和系统要求进行时序调整。
时序调整包括延迟设置、预充电设置和时钟节拍调整等。
通过合理设置时序参数，可以确保DDRSDRAM正常工作，提高数据传输的稳定性和速度。
DDR走线长度及原理分析
DDR走线长度及原理分析DDR（Double Data Rate）指的是双倍数据速率，是一种内存模块标准，用于计算机存储器传输数据的规范。
DDR走线长度是指DDR内存模块中数据线的长度，它对内存传输速度和稳定性有重要影响。
以下是DDR走线长度及原理的详细分析。
1.电磁干扰：DDR走线长度增加会导致信号传输路径延长，增加了电磁信号干扰的可能性。
2.传输延迟：DDR走线长度增加会增加信号传输的延迟，导致内存访问速度下降。
3.信号衰减：DDR走线长度增加会增加信号的传输距离，信号会发生衰减，可能导致数据传输错误。
4.反射和串扰：DDR数据线被布线在一起时，会发生反射和串扰，影响数据的准确传输。
DDR内存模块的规范对走线长度有一定的要求，以确保良好的信号传输。
1.长度匹配：DDR数据线的长度应该尽量保持一致，以避免信号的延迟差异。
2.信号线和地线：DDR数据线应该与相应的地线配对布线，以减少干扰。
3.距离控制：DDR数据线的长度应在一定的距离限制内，一般要求不超过几十厘米。
4.信号完整性：DDR数据线周围应布置噪声滤波器和屏蔽以维持信号完整性。
1.时钟频率：DDR内存传输数据的速率由时钟频率决定。
较高的时钟频率可以提高数据传输速度，但同时也要求更严格的信号完整性和延迟控制。
2.信号编码：DDR内存使用差分信号编码（如LVDS）来减少传输线上的电磁干扰和噪声。
相比于单端信号，差分信号能够更好地抵抗噪声，但也对布线长度有一定的限制。
3.终端阻抗：DDR走线中的终端阻抗和匹配非常重要，它们用于减少信号的反射和串扰，提高信号完整性。
终端阻抗的选择应根据布线长度和传输速率来考虑，以避免反射和信号衰减。
4.布线技术：对DDR走线进行合理的布线设计也是确保信号完整性和稳定性的重要因素。
布线技术包括长度匹配、信号和地线配对布线、噪声滤波器和屏蔽的使用等。
总结：DDR走线长度对DDR内存模块的性能和稳定性有重要影响。
合理的走线长度设计可以提高内存的传输速率和可靠性，同时减少电磁干扰和信号衰减。
一步步实现DDR布线综述
一步步实现DDR布线在近几年的硬件产品开发中，作者总结出了一套DDR布线方法，具有高度的可行性，于是作者再次编写一份这样的文章，除了讲述DDR布线规则，还想讲述一下布线过程，采用作者的布线过程可以少走很多弯路。
本文即将讲到的所有方法，无线时代（Beamsky）都经过实际检验。
DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。
如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。
PCB设计软件以Cadence Allgro 16.3为例。
第一步，确定拓补结构（仅在多片DDR芯片时有用）首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3采用菊花链结构。
拓补结构只影响地址线的走线方式，不影响数据线。
以下是示意图。
星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线，菊花链就是用地址线把两片DDR“串起来”，就像羊肉串，每个DDR都是羊肉串上的一块肉，哈哈，开个玩笑。
第二步，元器件摆放确定了DDR的拓补结构，就可以进行元器件的摆放，有以下几个原则需要遵守：原则一，考虑拓补结构，仔细查看CPU地址线的位置，使得地址线有利于相应的拓补结构原则二，地址线上的匹配电阻靠近CPU原则三，数据线上的匹配电阻靠近DDR原则四，将DDR芯片摆放并旋转，使得DDR数据线尽量短，也就是，DDR芯片的数据引脚靠近CPU原则五，如果有VTT端接电阻，将其摆放在地址线可以走到的最远的位置。
一般来说，DDR2不需要VTT端接电阻，只有少数CPU需要；DDR3都需要VTT端接电阻。
原则六，DDR芯片的去耦电容放在靠近DDR芯片相应的引脚以下是DDR2的元器件摆放示意图（未包括去耦电容），可以很容易看出，地址线可以走到两颗芯片中间然后向两边分，很容易实现星形拓补，同时，数据线会很短。
ddr4电路设计及布局布线分析
DDR 内存发展到现在,已经经历了DDR 、DDR2、DDR3、DDR4四代,DDR5正在研发测试中,且即将商用量产。
随着DDR 的速率越来越高,相关电路设计的信号完整性问题变得越来越突出。
1DDR4与其他DDR 的异同1.1DDRx SDRAM 参数对比DDR 觸DDR4差异性参数对比如表1所示。
表1历代DDR 差异性参数列表1.2DDR4的引脚变化(1)相对于DDR3、DDR4的新增引脚1)VDDQ :新增两个VDDQ 引脚;2)VPP :内存的激活电压,2.5V-0.125V /+0.250V ;3)Bank 组地址输入(Bank group address inputs ):指示被ACTIVTE ,READ ,WRITE 或者PRECHARGE 命令操作的Bank 组;4)DBI :数据总线倒置。
可以降低功耗并且提升数据信号完整性;5)命令输入(command input ):ACT_n 用于指示激活命令;6)PAR (Parity for command and address ):命令与地址总线奇偶校验,DDR4SDRAM 支持奇偶校验;7)ALERT_N (Alert output ):警示信号,此信号可代表DRAM 中产生的多种错误,若此信号没有使用,则需要再板上将此信号连接至VDD ;8)TEN (Connectivity test mode ):连通性测试使能,在x16系统中需要,但是在x4与x8系统中仅在8Gb 颗粒中需要。
此引脚在DRAM 内部通过一个弱下拉电阻下拉至VSS 。
(2)相对于DDR3、DDR4减少的引脚1)VREFDQ ;2)bank address (1of3);3)1个VDD ,3个VSS ,1个VSSQ 。
2DDR4的互联拓扑结构2.1拓扑结构DDR4的数据线是一对一连接。
对于地址、命令、时钟等,多片DDR4的拓扑结构一般采用Fly-by 拓扑结构,该结构是特殊的菊花链结构,stub 线为0的菊花链,如图1所示。
DDR布线规则与过程
DDR布线规则与过程DDR（Double Data Rate）是一种高速数据传输技术，广泛应用于计算机内存和图形显示等高性能系统中。
DDR布线规则是为了确保高速信号传输的稳定性和可靠性而制定的一系列设计准则和规定。
本文将详细介绍DDR布线规则及其过程。
一、DDR布线规则的重要性DDR技术的高速性质意味着信号传输时间短，信号噪声和衰减问题更加严重。
因此，DDR布线规则的设计是十分关键的，可以有效地降低信号间干扰、串扰、反射等问题的发生，提高系统的稳定性和可靠性。
二、DDR布线规则的要求1.电源稳定性：要求供电电源电压稳定，电源噪声小。
这可以通过良好的电源布线和滤波电容选择来实现。
2.信号路径长度匹配：DDR数据总线的信号路径要尽可能保持长度一致，以确保数据到达目标时的同步性。
为了实现这一点，可以通过合理的排布布线，尽量减少信号的走向差距。
3.数据总线的分层：DDR需要同时传输数据和控制信号，为了减少信号间的干扰和串扰，可以将数据总线、地址总线和控制总线进行分层布线。
4.阻抗匹配：DDR布线需要保证布线阻抗与驱动器输出阻抗和信号链路阻抗匹配，这可以通过合理选择布线宽度和参数来实现。
一般DDR总线要求的阻抗为50欧姆。
5.信号噪声和干扰控制：DDR信号传输速率较高，因此对信号噪声和干扰的要求也比较高。
可以通过地线的合理设计和布线的分隔来降低信号之间的干扰和串扰。
6.信号层间过渡：DDR布线需要在信号层之间进行适当的过渡，以保证信号在不同层之间的传输质量。
三、DDR布线规则的过程1.系统规划：根据设计要求和系统需求进行布线规划。
包括信号的传输速率、总线宽度、电源供应，以及寄存器、驱动器和接收器等元器件的选择。
2.PCB布局：设计合理的PCB布局，合理安排器件和信号线的位置，减少信号线走向差距。
可以使用CAD软件进行布局，避免布线时出现冲突。
3.信号层划定：根据信号层的需要，对PCB进行分层划定。
数据总线、地址总线和控制总线等可以分层进行布线，以减少干扰和串扰。
DDR SDRAM在嵌入式系统中的应用
１ Ｄ Ｒ Ｓ Ｒ Ｍ 在 嵌 入 式 系统 中 的应 用 Ｄ Ｄ Ａ
Ｄ Ｒ Ｄ ｕ ａａ ａｅ双 Ｄ ＡＭ 由于其 速 度快 、 容量大， 而且价格便宜 ， 因此能够很好地满足上述场 合对大量数据缓存 的需求 。但 Ｄ Ｒ Ｓ Ｒ Ｄ Ｄ ＡＭ 的接 口不能 直接与现今的微处理器和 Ｄ Ｐ的存储器接 口相连 ， Ｓ 需要在
传动 ， 算机通信 计 信息 察舷：张 末束 博士 后 教授 ， 宛方向 斯电 研
系统中的一个研究热点 。雎
参 考 文 献
Ｉ Ｄｅ ｎｓ Ｓ ｇ ｉ ｅ Ｐ ｏ ｉ ｅ ｉ ｎ ｌ Ａｒ ａ ｔ ｓ ｅ ｔ Ｃｙ ｎ ｉ ｅ ｕ ｎ ． Ｓ Ｃ Ｍ ｘ ｄ Ｓ ｇ ａ ｒ ｙ Ｄａａ ｈ ｅ ． 一
在 Ｄ ＤＲＡＭ 中 ； Ｐ通 过 Ｆ ＧＡ 读 取 Ｄ ＤＲ Ｓ ＤＳ Ｐ ＤＲ 中 的 数 据 ， 理 后 再 送 回到 ＤＤＲ Ｓ 处 ＤＲＡＭ ， 后 由 Ｆ ＧＡ 负 责 将 最 Ｐ
的下 降沿 的交点被认 为是 ｃ Ｉ Ｋ的上升 沿） 的控 制下 工作
命 令 （ 址 和控 制 信 号 ） 每 个 时 钟 （ Ｉ 的 上 升 沿 被 触 地 在 Ｃ Ｋ） 发 。 随着 数 据 一 起 传 送 的 还 包 括 一 个 双 向 的 数 据 选 通 信
Ｊｎ ｙ Ｉ ｏ ｅ Ｒｏ ． ｎ—Ｓ ｓｅ Ｓ ｒａ ｒ ｇ ａ ｙ ｔｍ ｅ ｉｌＰ ｏ ｒ ｍｍｉｇ（Ｓ Ｐ） Ｃｙ ｒｓ ｎ ＩＳ ． ｐｅｓ
Ｃｏ ｐ ｒ ｔｏ ｒ ｏ ａ ｉｎ．２０ ０３一 Ｏ ３
邹 硕 研 生主 研 方 为 入 系 、 力 千 电 明 士 览 ・要 定 礴 嵌 式 纯 电 电 ｌ 力 艳 与
来 实现存储 器接 口的数据通道 的结构 。最后 ， 出控制器在 Ｃ ｃ ｎ Ｐ Ｃ Ｑ２０ ６中的实现结果。 给 ｙｌ ｅＥ １ ６ ４ Ｃ ｏ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
嵌入式DDR總線的布線分析与設計引言嵌入式DDR(Double Data Rate，雙數据速率)設計是含DDR的嵌入式硬件設計中最重要和最核心的部分。
隨著嵌入式系統的處理能力越來越強大，實現的功能越來越多，系統的工作頻率越來越高，DDR 的工作頻率也逐漸從最低的133 MHz提高到200 MHz，從而實現了更大的系統帶寬和更好的性能。
然而，更高的工作頻率同時也對系統的穩定性提出了更高的要求，這需要硬件設計者對電路的布局走線有更多的約束和考慮。
而影響整個系統能否工作正常且穩定的最重要的部分就是DDR部分的電路設計。
嵌入式系統使用DDR內存，可以在傳統的單數据數率內存芯片上實現更好的性能。
DDR允許在不增加時鐘頻率和數据位寬的條件下，一個時鐘周期內能夠處理兩個操作。
增加的數据總線性能是由于源同步數据選通允許數据同時在選通脈衝的上升沿和下降沿被獲取。
DDR雖然能夠給嵌入式設計帶來更好的性能，但是設計者必須比以往的SDR設計更小心地處理DDR 部分的PCB布線部分，否則不僅不能實現好的性能，整個嵌人式系統的穩定性也會受到影響。
DDR比傳統的SDR有更短的信號建立保持時間、更干淨的參考電壓、更緊密的走線匹配和新的I∕O口信號，并且需要合适的終端電阻匹配。
這些都是要面對的新的挑戰。
1 DDR總線結构對于DDR內存，JEDEC建立和采用了一個低壓高速信號標准。
這個標准稱為“短截線串聯終結邏輯(StubSeries Terminated Logic，SSTL)”。
SSTL能夠改進數据通過總線傳輸的信號完整性，這种終端設計的目的是防止在高速傳輸下由于信號反射導致的數据錯誤。
在一個典型的內存拓扑結构中，如果使用了串聯匹配電阻(RS)，那么它應該放在遠离DDR控制器的位置。
這种方法能夠節約控制器附近寶貴的電路板空間，避免布線擁塞和繁瑣的引腳扇出；而且也优化了從控制器到內存芯片的信號完整性，在這些位置往往有很多地址和命令信號需要可靠地被多個內存接收。
最普通的SSTL終端模型是一种較好的單終端和并聯終端方案，如圖1所示。
這种方案包含使用一個串聯終端電阻(Rs)從控制器到內存，以及一個并聯終端電阻(RT)上拉到終端電壓(VTT)。
這种方法常見于商用電腦的主板上，但目前的嵌入式主板上為了獲得更好的信號完整性和系統穩定性，也常常使用。
RS 和RT的值是信賴于具体的系統的，應該由板級仿真确定具体的值。
2 嵌入式DDR布線分析2.1 DDR的信號完整性問題高速總線信號的傳輸往往需要考慮信號完整性問題。
DDR的信號線不是普通的信號線而是傳輸線，因而傳輸線上的過孔，或者連接器等不連續阻抗因素都會影響接收端的信號完整性。
主要有過衝和下衝、振鈴及串扰等影響，交流噪聲以及直流電壓的一些不准确因素也同樣影響信號傳輸的性能。
DDR為了實現更高的信號頻率，SSTL高增益差分接收器的接收電平往往是偏置在參考電平(VREF)附近，使用這樣的接收器允許更小的電壓擺幅、更少的信號反射、更低的電磁干扰和更短的建立時間，比LVTTL能适應更高的時鐘頻率。
圖2所示的是SSTL接口電平。
交流邏輯電平是在接收器端的接收電平，在接收器處交流邏輯參數(包括建立和保持時間)都必須最佳，而直流邏輯電平則提供一個滯后的接收電平點。
當輸入電平穿過DC直流參考點時，接收器轉變到新的邏輯電平并且保持這個新的狀態，只要信號不低于門限電平。
因此，SSTL總線不易于受過衝、下衝和振鈴的影響。
2.2 基于布線考慮的DDR信號分組DDR控制器包括超過130個信號，并且提供直接的信號接口連接內存子系統。
這些信號根据信號的种類可以分為不同的信號組，如表1所列。
其中，數据組的分組應該以每個字節通道來划分，DM0、DQS0以及DQ0～DQ7為第1字節通道，DM1、DQS1以及DQ8～DQ15為第2字節通道，以此類推。
每個字節通道內有嚴格的長度匹配關系。
其他信號走線長度應按照組為單位來進行匹配，每組內信號長度差應該嚴格控制在一定范圍內。
不同組的信號間雖然不像組內信號那樣要求嚴格，但不同組長度差同樣也有一定要求。
具体布線要求見2.4小節。
2.3 信號組布線順序為了确保DDR接口最优化，DDR的布線應該按照如下的順序進行：功率、電阻网絡中的pin腳交換、數据信號線布線、地址∕命令信號布線、控制信號布線、時鐘信號布線、反饋信號布線。
數据信號組的布線优先級是所有信號組中最高的，因為它工作在2倍時鐘頻率下，它的信號完整性要求是最高的。
另外，數据信號組是所有這些信號組中占最大部分內存總線位寬的部分，也是最主要的走線長度匹配有要求的信號組。
地址、命令、控制和數据信號組都与時鐘的走線有關。
因此，系統中有效的時鐘走線長度應該滿足多种關系。
設計者應該建立系統時序的綜合考慮，以确保所有這些關系都能夠被滿足。
2.4 各組信號布線長度匹配時鐘信號：以地平面為參考，給整個時鐘回路的走線提供一個完整的地平面，給回路電流提供一個低阻抗的路徑。
由于是差分時鐘信號，在走線前應預先設計好線寬線距，計算好差分阻抗，再按照這种約束來進行布線。
所有的DDR差分時鐘信號都必須在關鍵平面上走線，盡量避免層到層的轉換。
線寬和差分間距需要參考DDR控制器的實施細則，信號線的單線阻抗應控制在50～60 Ω，差分阻抗控制在100～120 Ω。
時鐘信號到其他信號應保持在20 mil*以上的距离來防止對其他信號的干扰。
蛇形走線的間距不應小于20 mil。
串聯終端電阻RS值在15～33Ω，可選的并聯終端電阻RT值在25～68 Ω，具体設定的阻值還是應該依据信號完整性仿真的結果。
數据信號組：以地平面為參考，給信號回路提供完整的地平面。
特征阻抗控制在50～60 Ω。
線寬要求參考實施細則。
与其他非DDR信號間距至少隔离20 mil。
長度匹配按字節通道為單位進行設置，每字節通道內數据信號DQ、數据選通DQS和數据屏蔽信號DM長度差應控制在±25 mil內(非常重要)，不同字節通道的信號長度差應控制在1 000 mil內。
与相匹配的DM和DQS串聯匹配電阻RS值為0～33 Ω，并聯匹配終端電阻RT值為25～68Ω。
如果使用電阻排的方式匹配，則數据電阻排內不應有其他DDR 信號。
地址和命令信號組：保持完整的地和電源平面。
特征阻抗控制在50～60 Ω。
信號線寬參考具体設計實施細則。
信號組与其他非DDR信號間距至少保持在20 mil以上。
組內信號應該与DDR時鐘線長度匹配，差距至少控制在25 mil內。
串聯匹配電阻RS值為O～33 Ω，并聯匹配電阻RT值應該在25～68 Ω。
本組內的信號不要和數据信號組在同一個電阻排內。
控制信號組：控制信號組的信號最少，只有時鐘使能和片選兩种信號。
仍需要有一個完整的地平面和電源平面作參考。
串聯匹配電阻RS值為O～33 Ω，并聯匹配終端電阻RT值為25～68 Ω。
為了防止串扰，本組內信號同樣也不能和數据信號在同一個電阻排內。
2.5 電源部分的設計分析通常情況下，DDR供電電壓是2.3～2.7 V，典型值是2.5 V，工作頻率的不同可能引起正常工作電壓的不同。
參考電壓VREF是1.13～1.38 V，典型值是1.25 V。
VTT以VREF為參考，電壓范圍是(VREF-0.4 V)-(VREF+0.4 V)。
由于VREF只是給差分接收器端提供一個直流參考電平，所以電流比較小，最大只有3 mA。
VTT的電流由于上拉的緣故，在輸出端輸出高電平時，VTT應能流入電流；在輸出端輸出低電平時VTT電流輸出。
故VTT必須能同時有流入和流出電流，電流的大小依賴于總線上同時出現的電位狀態，從常用的設計來看最大可以從2.3 A到3.2 A。
由于VREF電壓作為其他信號接收端的重要參考，故它的布線設計也是十分重要的。
疊加在VREF電壓的串扰或噪聲能直接導致內存總線發生潛在的時序錯誤、抖動和漂移。
很多電源芯片會把VREF和VTT 從同一源輸出，但是由于使用的目的不同，走線也完全不同。
VREF最好和VTT在不同平面，以免VTT 產生的噪聲干扰VREF。
而且無論是在DDR控制器端還是DDR存儲器端，VREF腳附近都應放置去耦電容，消除高頻噪聲。
VREF的走線寬度應該越寬越好，最好為20～25 mil。
VTT電源應該單獨划分一塊平面來供應電流，且最好放在DDR存儲器端。
如果并聯終端匹配使用排阻的方式上拉，那么最好每個排阻都添加一個0.1 μF或0.01μF的去耦電容，這對于改善信號的完整性、提高DDR總線的穩定性都有很好的效果。
結語在帶有DDR的嵌入式系統主板中，設計PCB最難的部分莫過于DDR的走線設計。
好的走線就等于有了好的信號完整性和好的時序匹配，總線在高速輸入∕輸出數据過程中就不會出錯，甚至能夠有更好的抗串扰和EMC能力。
DDR總線并行傳輸且速率較高，在設計過程中如果沒有按照嚴格的約束進行布線，在設備后期調試過程中，將會出現各种各樣异常問題，甚至是系統根本無法啟動。
而這些問題在查找和調試中很難發現，以至于無法完成硬件的開發。
最好的方法就是在設計時就充分考慮信號完整性和時序匹配的問題，在走線時就把這些規則運用進去；如果有條件，可以做一下仿真，預先驗証一下設計。
這樣做出來的設計，系統的穩定性和可靠性才會更高。