5、信号线时钟线地址线GPIO串联小电阻作用
嵌入式作业题答案
嵌入式系统原理及应用作业题答案第1章嵌入式系统概述1. 什么是嵌入式系统？嵌入式系统的组成？答：嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。
组成：嵌入式处理器、外围设备、操作系统、应用软件。
2. 典型的嵌入式处理器有哪些？3. 答：微处理器、微控制器、DSP处理器、片上系统SOC。
4. 典型的RTOS操作系统有哪些？5. 答：嵌入式LinUX、卩CLinUX、WindoWS Embedded CE、WindoWS Embedded ComPaCt 7 > μC/OS-II > μC/OS-III、VXWorks、eCos 等。
6. 列举身边的嵌入式应用产品？7. 嵌入式系统的设计可以分成四个阶段：需求分析、架构设计和概要设计、详细设计和开发、测试反馈。
第2章COrteX-M体系结构8. ARM COrteX系统的处理器分为： A 、__________ R ____ 、____ M ____ 。
9. ARM COrteX-M3为32位微控制器，请问32位指的是CPlJ字长。
10. 3、COrteX-M3处理器能够以小端格式或大端格式访问存储器中的数据字，而访问代码时始使用小端格式______11. ARM COrteX-M3体系结构采用哈佛总线结构，拥有独立的指令总线和数据总线，可以让取指与数据访问并行进行。
12. CM3寄存器分为通用寄存器，包括R0~R15和特殊功能寄存器，包括程序状态寄存器、异常屏蔽寄存器、控制寄存器。
13. 寄存器R13是堆栈指针寄存器。
14. 寄存器R14是程序连接寄存器。
15. 寄存器R15是程序PG16. CM3的堆栈指针分为__MSP__ _=PSP r O存储器堆栈堆栈分为：向上生长(即向高地址方向生长)的递增堆栈；向下生长(即向低地址方向生长)，称为递减堆栈。
电阻之上拉电阻与下拉电阻详解（转）
电阻之上拉电阻与下拉电阻详解（转）上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作⽤是：将状态不确定的信号线通过⼀个电阻将其箝位⾄⾼电平（上拉）或低电平（下拉），⽆论它的具体⽤法如何，这个基本的作⽤都是相同的，只是在不同应⽤场合中会对电阻的阻值要求有所不同，从⽽也引出了诸多新的概念，本节我们就来⼩谈⼀下这些内容。
如果拉电阻⽤于输⼊信号引脚，通常的作⽤是将信号线强制箝位⾄某个电平，以防⽌信号线因悬空⽽出现不确定的状态，继⽽导致系统出现不期望的状态，如下图所⽰：在实际应⽤中，10K欧姆的电阻是使⽤数量最多的拉电阻。
需要使⽤上拉电阻还是下拉电阻，主要取决于电路系统本⾝的需要，⽐如，对于⾼有效的使能控制信号（EN），我们希望电路系统在上电后应处于⽆效状态，则会使⽤下拉电阻。
假设这个使能信号是⽤来控制电机的，如果悬空的话，此信号线可能在上电后（或在运⾏中）受到其它噪声⼲扰⽽误触发为⾼电平，从⽽导致电机出现不期望的转动，这肯定不是我们想要的，此时可以增加⼀个下拉电阻。
⽽相应的，对于低有效的复位控制信号（RST#），我们希望上电复位后处于⽆效状态，则应使⽤上拉电阻。
⼤多数具备逻辑控制功能的芯⽚（如单⽚机、FPGA等）都会集成上拉或下拉电阻，⽤户可根据需要选择是否打开，STM32单⽚机GPIO模式即包含上拉或下拉，如下图所⽰（来⾃ST数据⼿册）：根据拉电阻的阻值⼤⼩，我们还可以分为强拉或弱拉（weak pull-up/down），芯⽚内部集成的拉电阻通常都是弱拉（电阻⽐较⼤），拉电阻越⼩则表⽰电平能⼒越强（强拉），可以抵抗外部噪声的能⼒也越强（也就是说，不期望出现的⼲扰噪声如果要更改强拉的信号电平，则需要的能量也必须相应加强），但是拉电阻越⼩则相应的功耗也越⼤，因为正常信号要改变信号线的状态也需要更多的能量，在能量消耗这⼀⽅⾯，拉电阻是绝不会有所偏颇的，如下图所⽰：对于上拉电阻R1⽽⾔，控制信号每次拉低L都会产⽣VCC/R1的电流消耗（没有上拉电阻则电流为0），相应的，对于下拉电阻R2⽽⾔，控制信号每次拉⾼H也会产⽣VCC/R2R 电流消耗（本⽂假设⾼电平即为VCC）。
硬件工程师必须要知道的“英文缩写”
硬件工程师必须要知道的“英文缩写”1常用控制接口EN：Enable，使能。
使芯片能够工作。
要用的时候，就打开EN脚，不用的时候就关闭。
有些芯片是高电平使能，有些是低电平使能，要看元器件的数据手册才知CS：Chip Select，片选。
芯片的选择。
通常用于发数据的时候选择哪个芯片接收。
例如一根SPI总线可以挂载多个设备，DDR总线上也会挂载多颗DDR内存芯片，此时就需要CS来控制把数据发给哪个设备，一般为低电平有效，也就是/CS表示。
RST：Reset，重启。
有些时候简称为R或者全称RESET。
也有些时候标注RST_N，表示Reset 信号是拉低生效。
INT：Interrupt，中断。
中断的意思，就像你正睡觉的时候有人把你摇醒了，或者你正看电影的时候女朋友来了个电话，在处理器中非常常用的一个功能，与“查询”功能相对应。
PD：Power Down，断电。
断电不一定非要把芯片的外部供电给断掉，如果芯片自带PD脚，直接拉一下PD脚，也相当于断电了。
摄像头上会用到这根线，因为一般的摄像头有3组供电，要控制三个电源直接断电，不如直接操作PD脚来的简单。
（在USB Type-C接口中有一个Power Delivery也叫PD，跟这个完全不一样，不要看错了。
）CLK：Clock，时钟。
时钟线容易干扰别人也容易被别人干扰，Layout的时候需要保护好。
对于数字传输总线的时钟，一般都标称为xxx_xCLK，如SPI_CLK、SDIO_CLK、I2S_MCLK（Main Clock）等。
对于系统时钟，往往会用标注频率。
如SYS_26M、32K等。
标了数字而不标CLK三个字，也是无所谓的，因为只有时钟才会这么标。
CTRL：control，控制。
写CONTROL太长了，所以都简写为CTRL，或者有时候用CMD （Command）。
SW：Switch，开关。
信号线开关、按键开关等都可以用SW。
PWM：脉宽调制，通过在一根输出信号线上输出不同占空比的脉冲信号达到传递能量/信息的目的，比如可以控制电机的转速、加一个RC构成DAC电路、开关稳压控制器中也常通过PWM来达到稳压的目的。
小小串联电阻的大作用
小小串联电阻的大作用
电路中串联电阻起分压作用,避免电器因电压过大损坏。
1、SPI信号线
SPI信号上串联电阻，一般是几十欧姆左右，一般有如下几个作用：
1）阻抗匹配。
因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射。
2）SPI的速率较高，串联一个电阻，与线上电容和负载电容构成RC电路，减少信号陡峭，避免过冲，过冲有时候会损坏芯片GPIO，当然对EMI也有好处，尤其是高速电路。
3）调试方便，现在的芯片很多是BGA、QFN封装，串联一个电阻，调试时用示波器抓取波形方便。
2、LDO输入端
当LDO的VIN absolute maximum接近电源电压时，这时候又不想换高规格的LDO，为了节省成本，这时可以串一个小阻值电阻，能吸收一部分电压和电流，当电源端出现更大的浪涌时，电阻会身先士卒，代价更小。
假设LDO击穿，VIN和GND短路，因为串联电阻R的存在，也会避免电源SYS_5V与GND的短路。
DSP原理与应用技术-考试知识点总结
DSP原理与应用技术-考试知识点总结第一章1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。
P2图1-1-12、TMS320系列DSPs芯片的基本特点：XXX结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。
3、XXX结构：是一种将程序指令储存和数据储存分开的储存器结构。
特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。
4、TMS320系列在XXX结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。
5、XXX结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。
6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。
解释：在4级流水线操作中。
取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。
在每个指令周期内，4条不同的指令都处于激活状态，每条指令处于不同的操作阶段。
7、定点DSPs芯片：定点格式工作的DSPs芯片。
浮点DSPs芯片：浮点格式工作的DSPs芯片。
（定点DSPs可以浮点运算，但是要用软件。
浮点DSPs 用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶运算时间）、MIPS（每秒执行百万条指令）、MOPS（每秒执行百万次操作）、MFLOPS （每秒执行百万次浮点操作）、BOPS（每秒十亿次操作）。
管脚串联小电阻的解释
管脚串联小电阻的解释高速数字电路中，经常看到在两个芯片的引脚之间串连一个电阻，是为了避免信号产生振铃（即信号的上升或下降沿附近的跳动）。
原理是该电阻消耗了振铃功率，也可以认为它降低了传输线路的Q值。
通常在数字电路设计中要真正做到阻抗匹配是比较困难的，原因有二：1、实际的印制板上连线的阻抗受到面积等设计方面的限制；2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定，而是一个非线性的东西。
实际设计时，我们常用22到33欧姆的电阻，实践证明，在此范围内的电阻能够较好地抑制振铃。
但是事物总是两面的，该电阻在抑制振铃的同时，也使得信号延时增加，所以通常只用在频率几兆到几十兆赫兹的场合。
频率过低无此必要，而频率过高则此法的延时会严重影响信号传输。
另外，该电阻也往往只用在对信号完整性要求比较高的信号线上，例如读写线等，而对于一般的地址线和数据线，由于芯片设计总有一个稳定时间和保持时间，所以即使有点振铃，只要真正发生读写的时刻已经在振铃以后，就无甚大影响。
为什么数据线上33欧姆电阻要靠近SDRAM？地址线上的靠近CPU？2楼：>>参与讨论作者：feng_zc于 2005-9-15 14:12:00 发布：原则上：串联端接电阻靠近源端。
3楼：>>参与讨论作者：techneek于 2005-9-16 9:05:00 发布：我有一个160M的LVTTL时钟信号，请问如何端接？我有一个160M的LVTTL时钟信号，请问如何端接？4楼：>>参与讨论作者：gdtyy于 2005-9-16 10:04:00 发布：画错了串联电阻是源端匹配，要靠近源端，地址线的源是CPU，所以靠近CPU放。
数据线是双向的，到底谁是源？不好讲。
靠近SDRAM就是偏向SDRAM是源端，但是要是CPU发数据，这个匹配就不对，所以个人认为，数据线上不应该串电阻。
时钟信号很重要，始端、终端匹配电路都加上，可以不焊，看调试效果。
常见硬件原理图中的“英文缩写”大全
常见硬件原理图中的“英⽂缩写”⼤全常⽤控制接⼝EN：Enable，使能。
使芯⽚能够⼯作。
要⽤的时候，就打开EN脚，不⽤的时候就关闭。
有些芯⽚是⾼使能，有些是低使能，要看规格书才知道。
CS：Chip Select，⽚选。
芯⽚的选择。
通常⽤于发数据的时候选择哪个芯⽚接收。
例如⼀根SPI总线可以挂载多个设备，DDR总线上也会挂载多颗DDR内存芯⽚，此时就需要CS来控制把数据发给哪个设备。
RST：Reset，重启。
有些时候简称为R或者全称RESET。
也有些时候标注RST_N，表⽰Reset信号是拉低⽣效。
INT：Interrupt，中断。
前⾯的⽂章提到过，中断的意思，就是你正睡觉的时候有⼈把你摇醒了，或者你正看电影的时候⼥朋友来了个电话。
PD：Power Down，断电。
断电不⼀定⾮要把芯⽚的外部供电给断掉，如果芯⽚⾃带PD脚，直接拉⼀下PD脚，也相当于断电了。
摄像头上会⽤到这根线，因为⼀般的摄像头有3组供电，要控制三个电源直接断电，不如直接操作PD脚来的简单。
(在USB Type-C接⼝中有⼀个Power Delivery也叫PD，跟这个完全不⼀样，不要看错了。
)CLK：Clock，时钟。
时钟线容易⼲扰别⼈也容易被别⼈⼲扰，Layout的时候需要保护好。
对于数字传输总线的时钟，⼀般都标称为xxx_xCLK，如SPI_CLK、SDIO_CLK、I2S_MCLK(Main Clock)等。
对于系统时钟，往往会⽤标注频率。
如SYS_26M、32K等。
标了数字⽽不标CLK三个字，也是⽆所谓的，因为只有时钟才会这么标。
CTRL：control，控制。
写CONTROL太长了，所以都简写为CTRL，或者有时候⽤CMD(Command)。
SW：Switch，开关。
信号线开关、按键开关等都可以⽤SW。
PWM：PWM，这个已经很清晰了。
REF：Reference，参考。
例如I_REF，V_REF等。
参考电流、参考电压。
FB：Feedback。
信号线等串联的小电阻的作用
看原理图时，经常看到串一些小电阻，如22欧姆，但是也不是一定串。
同样场合有的串，有的不串。
请哪位高人指点一下吧：）--------------------------------------------------------------------------------zdbz Post at 2008-5-13 14:04:00如果是高速信号线上串小电阻，那就应该是终端阻抗匹配。
如果是GPIO口上串了小电阻，很可能是抗小能量电压脉冲的。
简单的例子：一个串口通讯的提示信号，当接上串口时，因为瞬间的插拔产生了一个很窄的电压脉冲，如果这个脉冲直接打到GPIO口，很可能打坏芯片，但是串了一个小电阻，很容易把能力给消耗掉。
如果脉冲是5mA 5.1V，那么过了30ohm后就是5v左右了。
谢谢你的讲解，看来是抗窄脉冲的。
能再细解释一下。
高速信号线频率要到多少才算高速呢？--------------------------------------------------------------------------------zdbz Post at 2008-5-14 10:29:01严格来讲，当高速电路中，信号在传输介质上的传输时间大于信号上升沿或者下降沿的1/4时，该传输介质就需要阻抗匹配。
一般当PCB走线的长度大于其传输信号的波长的1/10时，我们就就需要考虑阻抗匹配。
100MHz以上的高速数字电路就可以考虑阻抗匹配了在高速信号线上，经常看到串了个小电阻，在LAYOUT时，应该将此电阻放在信号的源端（CPU端）还是信号的终端啊？看到过centrality GPS公版方案，是放在源端的，但也看到一些电路是放在终端的，请版主指点下，给点理论支持！[/QUOTE]一般的做法是在信号源端串小电阻，在信号终端并一个小电阻。
在信号源端串一个小电阻，没有公式的理论：一般传输线的特征阻抗为50欧姆左右，而TTL电路输出电阻大概为13欧姆左右，在源端串一个33欧姆的电子，13+33=46大致和50相当，这样就可以抑制从终端反射回来的信号再次反射。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
时钟/数据/地址线上串联一个小电阻有什么作用？2012-05-2216:42:38分类：嵌入式时钟/数据/地址线上串联一个小电阻有什么作用？这个电阻有两个作用，第一是阻抗匹配。
因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等。
第二是可以减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等。
因为串联的电阻，跟信号线的分布电容以及负载的输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。
大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。
通常，在高速信号线中才考虑使用这样的电阻。
在低频情况下，一般是直接连接怎样理解阻抗匹配阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。
阻抗匹配分为低频和高频两种情况讨论。
我们先从直流电压源驱动一个负载入手。
由于实际的电压源，总是有内阻的（请参看输出阻抗一问），我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。
假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/(R+r)，可以看出，负载电阻R越小，则输出电流越大。
负载R上的电压为：Uo=IR=U/[1+(r/R)]，可以看出，负载电阻R越大，则输出电压Uo越高。
再来计算一下电阻R消耗的功率为：P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2×R×r+r2)=U2×R/[(R-r)2+4×R×r]=U2/{[(R-r)2/R]+4×r}对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。
注意式中[(R-r)2/R]，当R=r时，[(R-r)2/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U2/(4×r)。
即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。
对于纯电阻电路，此结论同样适用于低频电路及高频电路。
当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共扼匹配。
在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。
从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。
有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。
在高频电路中，我们还必须考虑反射的问题。
当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。
如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射。
为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论。
传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。
例如，常用的闭路电视同轴电缆特性阻抗为75Ω，而一些射频设备上则常用特征阻抗为50Ω的同轴电缆。
另外还有一种常见的传输线是特性阻抗为300Ω的扁平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线。
因为电视机的射频输入端输入阻抗为75Ω，所以300Ω的馈线将与其不能匹配。
实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300Ω到75Ω的阻抗转换器（一个塑料封装的，一端有一个圆形的插头的那个东东，大概有两个大拇指那么大）。
它里面其实就是一个传输线变压器，将300Ω的阻抗，变换成75Ω的，这样就可以匹配起来了。
这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。
为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配。
如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。
如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。
当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样。
第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用。
第三，可以考虑使用串联/并联电阻的办法。
一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。
而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。
为了帮助大家理解阻抗不匹配时的反射问题，我来举两个例子：假设你在练习拳击——打沙包。
如果是一个重量合适的、硬度合适的沙包，你打上去会感觉很舒服。
但是，如果哪一天我把沙包做了手脚，例如，里面换成了铁沙，你还是用以前的力打上去，你的手可能就会受不了了——这就是负载过重的情况，会产生很大的反弹力。
相反，如果我把里面换成了很轻很轻的东西，你一出拳，则可能会扑空，手也可能会受不了——这就是负载过轻的情况。
另一个例子，不知道大家有没有过这样的经历：就是看不清楼梯时上/下楼梯，当你以为还有楼梯时，就会出现“负载不匹配”这样的感觉了。
当然，也许这样的例子不太恰当，但我们可以拿它来理解负载不匹配时的反射情况。
信号线时钟线地址线GPIO串联小电阻作用如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备；1、概括：高速信号线中才考虑使用这样的电阻，在低频情况下，一般是直接连接；这个电阻有两个作用，第一是阻抗匹配。
因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等；第二是可以减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等，因为串联的电阻，跟信号线的分布电容以及负载的输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度，大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲；2、详述（阻抗匹配）阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式阻抗匹配分为低频和高频两种情况讨论。
我们先从直流电压源驱动一个负载入手，由于实际的电压源，总是有内阻的（请参看输出阻抗一问），我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型，假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/(R+r)，可以看出，负载电阻R越小，则输出电流越大负载R上的电压为：Uo=IR=U/[1+(r/R)]，可以看出，负载电阻R越大，则输出电压Uo越高再来计算一下电阻R 消耗的功率为：P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2R×r+r2)=U2×R/[(R-r)2+4×R×r]=U2/{[(R-r)2/R]+4×r}对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的注意式中[(R-r)2/R]，当R=r时，[(R-r)2/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U2/(4×；r)即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一，对于纯电阻电路，此结论同样适用于低频电路及高频电路，当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的实部相等，虚部互为相反数，这叫做共扼匹配；在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。
从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R，有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配；在高频电路中，我们还必须考虑反射的问题当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状，如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，为什么阻抗不匹配时会产生反射，以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关例如，常用的闭路电视同轴电缆特性阻抗为75Ω，而一些射频设备上则常用特征阻抗为50Ω的同轴电缆另外还有一种常见的传输线是特性阻抗为300Ω的扁平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线因为电视机的射频输入端输入阻抗为75Ω，所以300Ω的馈线将与其不能匹配实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300Ω到75Ω的阻抗转换器（一个塑料封装的，一端有一个圆形的插头的那个东东，大概有两个大拇指那么大）它里面其实就是一个传输线变压器，将300Ω的阻抗，变换成75Ω的，这样就可以匹配起来了这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等；当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样；第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用；第三，可以考虑使用串联/并联电阻的办法一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。