C波段低噪声放大器的设计_张海拓
一种高增益低噪声低功率跨阻放大器的设计与实现
第３２卷 第３期２００９年６月电子器件ＣｈｉｎｅｓｅＪｏｕｒｎａｌＯｆＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓＶｏｌ．３２ Ｎｏ．３Ｊｕｎ．２００９ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａＨｉｇｈＧａｉｎＬｏｗＮｏｉｓｅａｎｄＬｏｗＰｏｗｅｒＴｒａｎｓ－ＩｍｐｅｄａｎｃｅＡｍｐｌｉｆｉｅｒ倡ＴＡＮＧＬｉｔｉａｎ，ＺＨＡＮＧＨａｉｙｉｎｇ倡，ＨＵＡＮＧＱｉｎｇｈｕａ，ＬＩＸｉａｏ，ＹＩＮＪｕｎｊｉａｎ（ＩｎｓｔｉｔｕｔｅｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓｏｆＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅ，Ｂｅｉｊｉｎｇ１０００２９，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ａｈｉｇｈｇａｉｎ，ｌｏｗｎｏｉｓｅａｎｄｌｏｗｐｏｗｅｒｔｒａｎｓ－ｉｍｐｅｄａｎｃｅａｍｐｌｉｆｉｅｒｗａｓｄｅｓｉｇｎｅｄａｎｄｉｍｐｌｅｍｅｎｔｅｄｕｓｉｎｇＴＳＭＣ０．１８μｍＣＭＯＳｔｅｃｈｎｏｌｏｇｙ．Ａｉｍｉｎｇａｔｓｏｍｅｐｒａｃｔｉｃｅｐｈｏｔｏｄｉｏｄｅｈａｖｉｎｇａｈｉｇｈｐａｒａｓｉｔｉｃｃａｐａｃｉｔａｎｃｅｏｆ３ｐＦ，ＲＧＣｉｎｐｕｔｓｔｒｕｃｔｕｒｅｗｉｔｈｏｕｔｆｅｅｄｂａｃｋｒｅｓｉｓｔａｎｃｅｉｓｕｓｅｄｔｏｒｅａｌｉｚｅｔｈｅｇｏｏｄｔｒａｄｅｏｆｆｂｅｔｗｅｅｎｇａｉｎ，ｂａｎｄｗｉｄｔｈ，ｎｏｉｓｅ，ｄｙｎａｍｉｃｒａｎｇｅａｎｄｌｏｗｅｒｐｏｗｅｒｖｏｌｔａｇｅ．Ｔｅｓｔｉｎｇｒｅｓｕｌｔｓｉｎｄｉｃａｔｅ：ｔｈｅｓｉｎｇｌｅ－ｅｎｄｔｒａｎｓ－ｉｍｐｅｄａｎｃｅｇａｉｎｉｓ７８ｄＢ・Ω，ｔｈｅ－３ｄＢｂａｎｄ－ｗｉｄｔｈｉｓｂｅｙｏｎｄ３００ＭＨｚ，ｔｈｅｅｑｕｉｖａｌｅｎｔｉｎｐｕｔｃｕｒｒｅｎｔｎｏｉｓｅｓｐｅｃｔｒａｌｄｅｎｓｉｔｙａｔ１００ＭＨｚｉｓ６．３ｐＡ／Ｈｚ，ａｎｄｔｈｅｐｏｗｅｒｄｉｓｓｉｐａｔｉｏｎｉｓｏｎｌｙ１４．４ｍＷ．Ｔｈｅｄｉｅｓｉｚｅ（ｉｎｃｌｕｄｉｎｇａｌｌｔｈｅＰＡＤｓ）ｉｓａｓｓｍａｌｌａｓ５００μｍ×４６０μｍ．Ｋｅｙｗｏｒｄｓ：ｔｒａｎｓ－ｉｍｐｅｄａｎｃｅａｍｐｌｉｆｉｅｒ；ｒｅｇｕｌａｔｅｄｃａｓｃｏｄｅ（ＲＧＣ）；ｅｑｕｉｖａｌｅｎｔｉｎｐｕｔｃｕｒｒｅｎｔｎｏｉｓｅｓｐｅｃｔｒａｌｄｅｎｓｉｔｙ；０．１８μｍＣＭＯＳｔｅｃｈｎｏｌｏｇｙＥＥＡＣＣ：２５７０Ｄ；１２２０；５２３０一种高增益低噪声低功耗跨阻放大器设计与实现倡唐立田，张海英倡，黄清华，李 潇，尹军舰（中国科学院微电子研究所微波器件与电路研究室，北京１０００２９）收稿日期：２００９－０２－２０基金项目：国家自然科学基金资助（６０２７６０２１）；国家重点基础研究发展规划项目资助（Ｇ２００２ＣＢ３１１９０１）作者简介：唐立田（１９８３－），男，目前为中国科学院微电子研究所硕士研究生，主要研究方向为模拟与射频集成电路设计，ｔａｎｇ２００３８３１＠１６３．ｃｏｍ；张海英，女，研究员，中科院微电子所微波器件与集成电路实验室副主任，ｚｈａｎｇｈａｉｙｉｎｇ＠ｉｍｅ．ａｃ．ｃｎ摘 要：采用ＴＳＭＣ０．１８μｍＣＭＯＳ工艺设计并实现了一种高增益、低噪声和低功耗跨阻放大器。
CMOS-0.18um 2.4GHz CMOS低噪声放大器的设计
S11,S22,S21,S12
6.8、观察仿真结果（续）
噪声系数nf(2)及最佳噪声
6.9、性能要求及仿真结果对比
1. 2.
3.
4. 5. 6. 1. 2.
LNA指标为： 工作频率f=2.4GHz； 输出噪声系数nf(2)<1dB； 功率增益>15dB； 输入反射系数S(11)<-15dB； 输出反射系数S(22)<-15dB； 功耗小于5mW，本文偏置电压为1.2V，电流为2mA。 LNA仿真结果： 工作频率f=2.4GHz； 输出噪声系数nf(2)=0.62dB； 功率增益>23.5dB； 输入反射系数S(11)=-21.6dB； 输出反射系数S(22)=-32dB； 功耗等于2.09*1.2mW
6.5、输入输出端口，S参数仿真控件
输入输出端口及S参数 仿真控件选取的地方 见红圈，S参数控件的 设置见下一页
6.5、S参数仿真控件设置(续)
S参数仿真控件的设置如图，频率可以直接在控件外面 改，也可以在控件中改，如第二个红圈所示，设置为 1.6~3.2GHz，扫描间隔为1MHz，特别要主要在Noise栏 勾上计算噪声，并设置计算带宽为1.0Hz
噪声系数（或噪声温度）；功率增益；输入输出 反射系数；功耗；工作频带；
2.
1. 2. 3. 4.
输入、输出匹配负载阻抗均为50 完整设计步骤： 决定电路拓朴结构 选择合适的晶体管和其他电路器件 电路初步设计 用CAD软件进行设计、和仿真模拟
3. LNA电路结构和设计原则
本文设计的LNA工作在2.4GHz频率，属于窄带LNA，电路采用经典的共源 共栅源级电感负反馈结构，这种电路结构能够在输入阻抗匹配及功耗约束下 实现噪声的最优化，同时具有较好的增益。
C频段宽带低噪声放大器模块设计与实现
Ａｂｔａ ｔＡ ３ ８ Ｈ ｏ４ ８ ＨｚＣ—ｂ ｎ ｉｅ ａｄ ｌ ｏ ｅａ ｐｉｅ （ Ｎ ｓｒｃ ： ． ｚｔ ． Ｇ Ｇ ａ ｄｗ ｄｂ ｎ Ｏ ｎ ｉ ｍ ｌｉ Ｌ Ａ）ｍｏｕｅｉ ｄ ｓ ｎ ｄ ａｄ Ｗ ｓ ｆｒ ｄ ｌ ｓ ｅｉ ｅ ｎ ｇ
ｉ ｌｍｅ ｔ ｄ． ｓ ｕ ｃ ｅ ａｉ ｅｆ ｅ ｂ ｃ ｎ ｕｃａ ｃ Ｓｕｓ ｄ ｔ ｎｈ ｎｃ ｈ ｔｂ ｌｔ ｆｔ ｅ ｃｒ ｕｉ．ａ ｄ ｔ ｅ ｍｐｅ ｎ ｅ Ａ ｏ ｒ ｅ ｎ ｇ ｔｖ ｅ ｄ ａ ｋ ｉ ｄ ｔ ｎ ｅ ｉ ｅ ｏ ｅ ａ ｅ ｔ ｅ ｓａ ｉｉｙｏ ｈ ｉｃ ｔ ｎ ｈ
ｕｒ Ｓ ｌ ｓ ｈ ｎ １ ｎ ｔ ｅ ｏ ｅ ａｉ ｎ ｂ ｎ ｆ１ ｅ ｉ ｅ ｓ ｔ ａ ｉ ｈ ｐ ｒｔｏ ａ ｄ ｏ ｄＢ ＧＨｚ ．
Ｋｅ ｏ ｄ ： ｃｏ ａｅｃｍ ｏ ｅ ｔＣ—ｂ ｎ ｏ ｏｓ ｍ ｌｉ （ Ｎ ； ｌｓ ｇ ｏｍ ｌ —ｐ ａ ａ ｙｗ ｒ ｓ Ｍｉｒ ｖ ｏ ｐ ｎ ｎ； ｗ ａｄ ｌ ｎ ｉ ａ ｐｉｅ Ｌ Ａ） ｍｕｔｔ ｅｔ ｕｔ ｅ ｋｇｉ ｗ ｅ ｆｒ ｉａ ｉ ｎ
Ｄｅ ｉ ｎ ａ ａ ｉ ａ ｉ ｎ ｏ — ｂ ｎ ｉ ｅ ｎ ｗ ｓｇ ｎｄ Ｒｅ ｌ ｔｏ ｆ ａ Ｃ ｚ ａ ｄ Ｗ ｄ ｂａ ｄ Ｌｏ Ｎｏ ｓ ｉｅ Ａｍ ｐ ｉ ｅ ｏ ｕ ｅ ｌ ｒ Ｍ ｄ ｌ ｉ ｆ
Ｍ ＥＮＧ ｅ Ｙ Ｚｈ ｎ， ＡＮ ｕ Ｙ ｅ—ｐｅ ｇ ｎ
ｍａｃ ｉ ｇ； ｏ ｒ ｅ ｎ ｇ ｔｖ ｔ ｈ ｎ ｓ ｕ ｃ ｅ ａｉ ｅ￣ｅ ｂ ｃ ｄ ａｋ
低噪话筒麦克风放大电路设计
低噪话筒麦克风放大电路设计摘要：麦克风是一种将声音转换成电信号的装置，常用于音频采集、语音识别、语音合成等应用中。
在麦克风电路中，放大电路是主要的一部分，其功能是将微弱的麦克风信号放大到适合输入到后续电路中的水平。
在本文中，我们将介绍一种低噪话筒麦克风放大电路的设计。
引言：目前市场上已经有很多种麦克风放大电路的设计方案，但是低噪声一直是一个难题。
在设计低噪话筒麦克风放大电路时，需要考虑音频信号的放大和噪声的抑制两个方面。
本文将针对这些问题提供一种解决方案。
主体：低噪声话筒麦克风放大电路的设计主要包括以下几个方面。
1.选择低噪声运放芯片：在麦克风放大电路中，运放是一个起到放大和滤波作用的关键部件。
为了保证低噪声的要求，合适的选择低噪声运放芯片是非常重要的。
常用的低噪声运放芯片有NE5532、TL072等。
在选择时，需要考虑其噪声系数和增益等参数。
2.适当选择放大倍数：放大倍数的选择应根据麦克风信号的输入水平和后续电路的输入要求来确定。
放大倍数过大会容易引入噪声，而放大倍数过小则可能导致信号过小无法满足后续处理电路的工作要求。
在设计中需要进行恰当的权衡。
3.电源滤波和消除地线杂散声：在麦克风放大电路中，电源滤波是非常重要的一环。
电源滤波电路能够滤除电源中的高频噪声。
此外，地线杂散声也是一个要考虑的问题。
在设计中，可以采取一些防护措施，如使用单点接地，尽量减少杂散产生的机会等。
4.使用差模输入方式：差模输入方式可以大大减少输入信号中的共模噪声。
常用的差模输入运放有INA103、INA128等，它们能够抑制共模噪声，提高信号质量。
5.使用低噪声电阻：电阻噪声在放大电路中占有重要地位。
使用低噪声电阻能够减少电路中的噪声，提高信号质量。
常用的低噪声电阻有金属膜电阻、金属箔电阻等。
结论：低噪声话筒麦克风放大电路的设计要点包括选择低噪声运放芯片、适当选择放大倍数、电源滤波和消除地线杂散声、使用差模输入方式以及使用低噪声电阻等。
CMOS射频集成电路设计-CMOS低噪声射频放大器
而式(5.2.2)中,iu 与噪声电压un 完全不相关。
CMOS低噪声射频放大器 又
根据噪声因子的定义,可写出噪声系数的表达式为 联立式(5.2.2)~式(5.2.5),解得噪声因子为
CMOS低噪声射频放大器 从式(5.2.6)可以看出,它含有三个独立的噪声源,可将它
CMOS低噪声射频放大器
5.4 TH-UWB低噪声放大器设计实例
5.4.1 近年来关于 UWBLNA的研究现状 近年来有文献报道通过电阻反馈和匹配滤波器[14,15]获
得宽的频带而平坦的增益。 分布式放大器用来在 UWB 通 信中实现低功耗工作。关于 UWB 应用的差分 CMOS LNA 也有介绍。在这些文献中,带有管联拓扑结构的 LNA 介绍较 多,原因是这种结构 在增益和噪声控制方面有更好的性能。
CMOS低噪声射频放大器
CMOS低噪声射频放大器
5.1 概述 5.2 低噪声放大器网络的噪声分析 5.3 CMOS低噪声放大器的基本电路 结构和技术指标 5.4 TH-UWB低噪声放大器设计 实例 5.5 本章小结 习题
CMOS低噪声射频放大器
5.1 概述
目前,基于不同的集成电路工艺,低噪声放大器采用的工 艺技术有 GaAsPHEMT、 MESFET、HBT 以及 CMOS技术 等。
而
CMOS低噪声射频放大器 又
CMOS低噪声射频放大器
CMOS低噪声射频放大器
CMOS低噪声射频放大器 于是,MOS晶体管的二端口网络噪声参数为
CMOS低噪声射频放大器
5.3 CMOS低噪声放大器的基本电路结构和技术指标
5.3.1 CMOS低噪声放大器的几种电路结构 1. 输入端并联电阻的共源放大器 输入端并联电阻的共源放大器的电路结构如图5-3所示。 该放大器的输入阻抗为
2.4G射频低噪声放大器毕业设计论文
摘要近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。
本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。
以噪声参数方程为基础，列出了简单易懂的设计原理。
为了实现低电压、低噪声、高线性度的设计指标，在本文中使用了三种设计技术。
第一，本文以大量的篇幅推导出了一个理想化的噪声结论，并使用Matlab分析了基于功耗限制的噪声系数，取得最优化的晶体管尺寸。
第二，为了实现低电压设计，引用了一个折叠式的共源共栅结构低噪声放大器。
第三，通过线性度的理论分析并结合实验仿真的方法，得出了设计一个高线性度的最后方案。
另外，为了改善射频集成电路的器件参数选择的灵活性，在第四章中使用了一种差分结构。
所设计的电路用CHARTER公司0.25μm CMOS 工艺技术实现，并使用Cadence的spectre RF 工具进行仿真分析。
本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。
折叠式低噪声放大器的仿真结果为：噪声系数NF为1.30dB，反射参数S11、S12、S22分别为-21.73dB、-30.62dB、-23.45dB，正向增益S21为14.27dB，1dB 压缩点为-12.8dBm，三阶交调点IIP3 为0.58dBm。
整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW。
所有仿真的技术指标达到设计要求。
关键字：低噪声放大器；噪声系数；低电压、低功耗；共源共栅；噪声匹配ABSTRACTIn recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research hotspot. This paper mainly discusses noise figure optimization techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM). Based on the noise parameter equations, this paper provides clear understanding of the design principle. In order to achieve low-voltage, low noise, high-linearity of the design specifications, in this paper by three design technology. Firstly, using Matlab tool analyzes noise figure based on power-constrained, and obtain the optimum transistor size. Secondly, design a folded-cascode-type LNA to reduce the power supper. Third, through theoretical analysis of Linear and combine simulation methods, I obtain a final design of a high-linearity. On the other side, in order to improve the radio frequency integrated circuit device parameters of flexibility, this paper presents a difference in the structure in the fourth chapter. The proposed circuit design is realized using csm25RF 0.25μm CMOS technology, simulated with Cadence specter RF.Based on csm25RF 0.25μm CMOS technology, the resulting differential LNA achieves 1.32dB noise figure, -20.65dB S11, -24dB S22, -30.27 S12, 14 dB S21. The LNA's 1-dB compression point is -13.3dBm, and IIP3 is -0.79dBm, with the core circuit consuming 8.1mA from a 1V power supply.Key words：low-noise amplifier (LNA)；noise figure；low voltage low power；cascode；noise matching目录第一章绪论 (1)1.1课题背景 (1)1.2研究现状及存在的问题 (2)1.3本论文主要工作 (3)1.4论文内容安排 (3)第二章射频电路噪声理论和线性度分析 (4)2.1噪声理论 (4)2.1.1 噪声的表示方法 (4)2.1.2 本文研究的器件噪声类型 (5)2.1.2.1 热噪声 (5)2.1.2.2 MOS噪声模型 (6)2.1.3 两端口网络噪声理论 (7)2.1.4 多级及联网络噪声系数计算 (9)2.2MOSFET两端口网络噪声参数的理论分析 (10)2.3降低噪声系数的一般措施 (13)2.4MOS LNA线性度分析 (14)2.4.1 1dB压缩点 (14)2.4.2 三阶输入交调点IIP3 (16)2.4.3 多级及联网络线性度表示方法（起最重要作用的线性级） (17)2.5小结 (18)第三章 CMOS低噪声放大器的设计理论推导 (20)3.1LNA设计指标 (20)3.1.1 噪声系数 (20)3.1.2 增益 (20)3.1.3 线性度 (20)3.1.4 输入输出匹配 (21)3.1.5 输入输出隔离 (21)3.1.6 电路功耗 (21)3.1.7 稳定性 (21)3.2CMOS LNA拓扑结构分析 (21)3.2.1 基本结构及比较 (21)3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 (22)3.2.3 共源共栅电路结构（cascode） (27)3.2.4 功率限制的单端分析—获得最佳化的宽长比 (29)3.3其它改进型电路比较 (31)3.4偏置电路的设计 (33)3.5 CASCODE设计结论 (34)第四章 2.4GHZ LNA电路设计 (35)4.1工艺库的元器件 (35)4.2差分CASCODE电路 (35)4.2.1 差分电路的设计 (35)4.2.2 差分电路的电路极仿真 (37)4.3单端CASCODE电路 (39)4.3.1 单端电路的设计 (39)4.3.2 单端电路的电路级仿真 (43)4.3.3 单端电路的版图设计、提取及后模拟 (45)4.4电路级仿真和后模拟仿真总结 (48)4.5与其它电路的比较 (49)结束语 (51)致谢 (52)参考文献 (53)附录A 二端口网络的噪声理论补充 (54)附录B S参数与反射系数 (56)B.1双端口网络S参数 (56)B.2反射系数与S参数的关系 (57)B.3其它参数与S参数的关系 (58)附录C 电感源极负反馈共源电路噪声推导 (59)附录D MATLAB程序 (63)第一章绪论1.1 课题背景在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：高速语音来，第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG 标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人[1]，并超过有线通信用户。
L波段低噪声放大器的设计
L波段低噪声放大器的设计
张冬雪;陈世勇;梁吉申
【期刊名称】《电子设计应用》
【年(卷),期】2008(000)002
【摘要】本文首先介绍了低噪声放大器的设计方法以及采用源极串联负反馈提高晶体管稳定性的原理,然后使用该方法设计了一个L波段低噪声放大器.仿真结果表明该放大器的噪声系数小于1dB,增益大于30dB.
【总页数】3页(P80-82)
【作者】张冬雪;陈世勇;梁吉申
【作者单位】重庆大学通信工程学院;重庆大学通信工程学院;重庆通信学院
【正文语种】中文
【中图分类】TN7
【相关文献】
1.一种L波段低噪声放大器的设计与仿真 [J], 陈爱萍;赵明;文斌
2.L波段低噪声放大器的仿真和设计 [J], 王烁;王争;夏侯海;周春霞;左涛;冯洪辉;阎少林
3.L波段低噪声放大器的分析与设计 [J], 李沛;吴晓光
4.L波段低噪声放大器的设计与仿真 [J], 张志华
5.星载L波段宽带低噪声放大器芯片设计 [J], 赵博超;徐辉;殷盼;贺娟;张大为;徐鑫因版权原因，仅展示原文概要，查看原文内容请购买。
低噪声放大电路设计
低噪声放大器我们用的是搞电子迁移率晶体管ATF54143芯片进行低噪放的设计。
设计目标：工作频率2.4~2.5G ISM频段，此频段( 2.4~2.4835GHz)主要是开放给工业，科学、医学，三个主要机构使用。
噪声系数NF<0.7增益Gain>15驻波比VSWRin<1.5,VSWRout<1.5设计制作：安装晶体管器件，器件已经给大家。
进入ADS主界面，按上图操作，找到并选中器件，安装。
工程自动生成，可见下图可以打开原理图看一下，其实就是此晶体管的封装。
再新建一个工程，名称随意，添加library，按照以下步骤：选择add library definition file这个按钮，寻找一下刚才生成的工程的路径，进入寻找lib.defs新建的工程里面也就添加了一个atf54143_dt，在此工程也就可以使用这个晶体管了。
新建原理图，图标，按照下图选择所需器件，右键单机，选择place component，即可在原理图画出器件。
按下图画出原理图可在中直接输入名称来超找器件，器件名称即比较淡的可看作器件名，输入即可得到器件。
比如输入TERM，即可得到以前看到过的阻抗。
连接好器件后设置参数，DC_FET参数参数含义依次为起始栅极电压，终极栅极电压，栅电流值的采样点数目，初始漏-源电压，终止漏-源电压，漏-源电压值的采样点数目。
选择displaytemplate，按下按钮，选择参数OK后记得到上一级界面按下ADD键，即添加了模版。
点击开始仿真，得到ATF54143的直流特性图。
从ATF54143的数据手册中可以读出其偏置电流曲线，Fmin 接近最小值，增益大约为16.3dB ，满足设计要求。
那么晶体管的直流工作点就设为V 3=ds V ，mA 20=ds I 。
画偏置电路：新建一个原理图，按照下图画出原理图。
器件找寻方法见上文。
再按照上图设置好元器件参数。
选择选中其中的选项，输入晶体管的直流工作点Vdd=5V，Vds=3V，Ids=20mA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
研究设计 电 子 测 量 技 术
ELECTRONICMEASUREMENTTECHNOLOGY
第30卷第11期2007年11月
C波段低噪声放大器的设计张海拓 郭俊栋 周以国(中国科学院电子学研究所 北京 100080)
摘 要:低噪声放大器(简称低噪放)是射频接收前端中的重要部件。一个性能良好的低噪声放大器可大大改善接收机的信噪比。本文介绍了一种C波段低噪声放大器的设计原理和设计方法,并给出了设计结果。该放大器采用NEC
公司的NE3210S01场效应晶体管(FET),为达到较高的增益和较好的增益平坦度,采用两级级联的方式。输出端串联一个有耗元件(电阻)保证放大器的稳定性。利用ADS强大的仿真优化功能设计了输入、输出及级间匹配电路,最终制成的放大器经反复调试后在4.5G～5.5GHz范围内增益(25±0.7)dB,噪声系数小于1.3dB,输出驻波小于115,达到了设计要求。关键词:低噪声放大器;噪声系数;NE3210S01;ADS仿真中图分类号:TNT22.3 文献标识码:A
DesignofC2bandlownoiseamplifierZhangHaituo GuoJundong ZhouYiguo(InstituteofElectronicsChineseAcademyofSciences,Beijing100080)
Abstract:Lownoiseamplifier(LNA)isanimportantpartasthefrontendofthereceiver.AgoodLNAcangreatlyimprovethesignaltonoiseratio(SNR)ofthereceiver.WeintroducedthedesignprincipleanddesignmethodofaCbandLNAandgavetheresult.FETNE3210S01ofNECCompanywasusedinthisamplifiersystem.Atwo2stagetopologywasusedinordertoachievehighgainandgoodgainflatness.AresisterwasputinseriesattheoutputofthelaststageFETtomakesuretheamplifierisstable.ThematchingcircuitsconnectinginputoutputandinterstagewasdesignedwithassistanceofthepowerfulsimulationandoptimizingtoolADS.Afterrepeatingdebugging,theproposedLNAfinallysatisfiedthedesigningrequirementswiththegainof(25±0.7)dB,thenoisefigureoflessthan1.3dBandalessthan1.5SWRin4.5G～5.5GHzbandrange.Keywords:lownoiseamplifier(LNA);noisefigure(NF);NE3210S01;ADSsimulation
0 引 言低噪声放大器(LNA)是现代雷达、射频通信、测试仪器、电子战系统中的重要部件,它主要将接收机接收到的微弱信号进行放大,降低噪声干扰。位于射频接收机前端,对整个系统的噪声特性起决定性作用,这就要求它的噪声系数越小越好,为了抑制后面各级噪声对系统的影响,还要求有一定的增益。设计性能优良的低噪声放大器对提高通信系统接收机灵敏度和通信质量有着十分重要的意义。砷化镓场效应晶体管(GaAsFET)有着优良的微波性能,如频率高、噪声低、开关速度快以及低温性能好,在当前微波固态器件中已经获得越来越广泛的应用,是设计低噪声放大器的优良选择。本文即是选用NEC公司的砷化镓异质结场效应晶体管NE3210S01设计一应用于射频接收前端的C波段低噪声放大器。1 低噪声放大器设计设计一个低噪声放大器需要考虑的指标主要有[1]:
(1)工作频率。不宜太宽,宽带难于获得低噪声要求。
(2)噪声系数NF。NF反映信号通过低噪声放大器后
的恶化程度,总是希望越小越好,是低噪放设计最关键的指标,NF的大小与晶体管的静态工作点和信号源内阻有关。(3)增益。低噪声放大器应该有一定的增益,可以抑
制后面各级对系统噪声系数的影响,但其增益不宜太大,
避免后面的混频器产生非线性失真。(4)增益平坦度。指工作频带内增益的起伏,不允许
增益有陡变。(5)输入输出匹配。
(6)稳定度。是保证放大器正常工作的基本条件,一
般要求绝对稳定,若不能满足绝对稳定条件,要合理设计
・01・ 张海拓等:C波段低噪声放大器的设计第11期
匹配电路使偏离不稳定区域。(7)非线性特性。主要由三阶互调截点IIP3和1dB压缩点来度量。非线性特性与器件和电路特性有关,一般场效应管的线性较好。其中噪声系数和增益对整机性能的影响最大,单级电路不能满足要求可采用多级级联。本文研制的低噪声放大器工作频率4.5G～5.5GHz,带宽较宽,设计的重点在整个频带内的低噪声和增益平坦度,利用ADS强大的仿真优化工具,最终设计出了符合要求的产品。1.1 方案选取就放大器设计而言,有平衡和非平衡式2种电路形式。平衡设计最大的优点是可以同时获得最小噪声系数和良好输入匹配特性,以及具有更大的可靠性,缺点是电路结构不能做的紧凑,因此体积较大,成本较高。就非平衡放大器而言,可分为无反馈和有反馈2种情况,有反馈的非平衡放大器的主要优点是能够在极宽的频率范围内获得平坦增益特性,但是增益较低。本设计选用无反馈的非平衡放大器,结构相对更加简单紧凑,在获得低噪声性能的同时可获得较高的增益,但是需要在最小噪声和输入匹配特性之间做出折衷和均衡[2]。NEC公司的NE3210S01是性能优异的N沟道场效应管,在C波段有良好的噪声和增益特性,缺点是晶体管的输入匹配特性稍差,很难在1GHz的频率范围内实行全频带的良好匹配,然而本设计应用在射频接收前端,可在低噪声放大器前加一级高性能的C波段隔离器来改善放大器的输入匹配特性,因此选用NE3210S01是可行的。NE3210S01在5GHz处单管增益达不到系统要求,需采用两级级联来提高放大器增益,采用同型号的微波晶体管级联级间匹配电路较容易设计。两级放大器的噪声系数为:Nf=Nf1+Nf2-1G1(1)式中:Nf1、Nf2分别是第一级和第二级的噪声系数,G1是第一级放大器的增益。可以看出第一级的噪声系数对总体影响最大,因此,第一级主要按照最佳噪声设计,第二级按照最大功率传输设计,并且兼顾输出增益的平坦度要求。1.2 偏置电路设计偏置电路主要给场效应管提供一个直流工作点,它影响到放大器的噪声系数和增益特性。对于场效应管,其漏级和源级之间电流IDSS越大,则增益越高,但噪声系数也越差。选用的NE3210S01是双电源供电N沟道结型场效应管,设计时源级接地,选取VD=2V,IDSS=10mA的静态工作点,可获得噪声系数和增益特性的最佳平衡。本设计工作带宽20%,频带不算很宽,故直流馈电网络可选用λ/4高阻微带线,其终端用扇形线对高频短路,扇形线半径r是扇形线中的1/4波长,r值要比直微带线中的1/4波长短。根据系统的要求,采用±5V供电,通过电阻分压给晶体管栅极和漏极供电。普通电容的截止频率一般较低,在C波段有较大的射频损耗,故级间隔直采用λ/4耦合微带线设计,耦合线线宽0.2mm,耦合间隙0.2mm,仿真表明它对频带内射频信号的衰减相当小(<0.5dB),满足1GHz设计带宽的要求。1.3 放大器稳定性分析稳定性是保证放大器正常工作的前提条件。一个微波管的射频绝对稳定条件是:
K=1-|S11|2-|S22|2+|Δ|2|S12S21|>1(2)|S11|2<1-|S12S21|(3)|S22|2<1-|S12S21|(4)式(2)中Δ=S11S22-S12S
21
K是判别系数,K大于1是稳定状态,所谓绝对稳定
是指当信源阻抗Zs和负载阻抗Zl为任何值时,放大器都能稳定工作。不满足上述公式的情况称为潜在不稳定状态,对于潜在不稳定的微波管,不可能达到共轭匹配,因为共轭匹配点就是自激振荡点。设计时要使输入和输出电路呈现一旦程度的失配,使工作点移出不稳定区,保持放大器稳定工作[3]。本设计要求低噪声放大器全频带绝对稳定,初步的仿真发现在工作频段内场效应管处于非稳定状态,这表明有Re{Zin}<0和Re{Zout}<0,稳定的方法是在不稳定端口增加一个串联或并联的电阻来抵消{Zin}和{Zout}中的负值成分。对于低噪声放大器,应尽量避免在输入端口增加电阻元件,因为电阻产生的附加噪声将会被放大,导致放大器噪声系数的恶化。本设计中采用在输出端口串联20Ω电阻,引入一定的损耗使输出绝对稳定,由于晶体管输入、输出端口的耦合效应,输入端口同时也达到了绝对稳定。由于电阻加在输出端,对噪声系数的影响不大,电阻的阻值比较小,因此对射频信号的损耗也很小[4]。1.4 匹配电路设计匹配电路设计主要考虑放大器的噪声系数、增益及增益平坦度,包括输入输出匹配及级间匹配电路。放大器的噪声系数可表示为:
Nf=Nfmin+4RnR0|Γs-Γout|2|R0(1-|Γs|)2+|1+Γout|2(5)式中:N
fmin是最佳噪声系数,Γs是信源反射系数,Γout是最
佳信源反射系数,Rn是等效噪声电阻。当Γs=Γout时,可以
得到最小的噪声系数Nfmin,一般此时的输入匹配特性都不太好,非平衡结构设计只能对噪声和输入匹配特性进行折中考虑[5]。本设计中在低噪声放大器前加一级隔离器来改善放大器的输入匹配特性,因此输入匹配可主要按照最佳噪声设计,适当兼顾输入驻波的要求。级间匹配电路的基本任务是使后级微波管输入阻抗与前级微波管输出阻抗匹配,以获得最大增益,同时要考虑输出平坦度的要求。输出匹配电路是要把微波管复数输出阻抗匹配到实数阻抗50Ω。NE3210S01的S22参数较
・11・