实验五 时序逻辑电路实验报告 计数器
时序逻辑实验报告
时序逻辑实验报告时序逻辑实验报告引言：时序逻辑是计算机科学中的重要概念，它描述了事件在时间上的顺序和发生关系。
在本次实验中，我们将探索时序逻辑的基本原理，并通过实际的电路设计和仿真来加深对其理解。
实验一：时钟信号的生成和分频时钟信号是时序逻辑中的基础，它提供了时间参考，使得电路中的各个元件能够按照特定的时间序列进行操作。
在本实验中，我们首先学习了如何通过计数器和分频器生成时钟信号。
通过调整分频器的参数，我们可以得到不同频率的时钟信号，并观察其对电路行为的影响。
实验二：时序逻辑电路的设计在本实验中，我们将学习如何设计时序逻辑电路。
时序逻辑电路通常由触发器、计数器、状态机等组成，它们能够根据输入信号的变化产生不同的输出。
我们将通过实际的案例来展示时序逻辑电路的设计过程，并使用仿真工具验证其正确性。
实验三：状态机的设计和实现状态机是时序逻辑中常用的模型，它描述了系统根据输入信号的变化而转换的状态。
在本实验中，我们将学习如何设计和实现状态机。
通过定义状态和状态转换条件，我们可以将复杂的系统行为转化为简单的状态转换图，并通过电路实现这些状态转换。
实验四：时序逻辑电路的故障排查时序逻辑电路的故障排查是电子工程师日常工作中的重要环节。
在本实验中，我们将学习如何通过逻辑分析仪和示波器等工具来排查时序逻辑电路的故障。
通过观察信号波形和逻辑分析结果，我们可以确定故障的原因，并采取相应的修复措施。
实验五：时序逻辑电路的应用时序逻辑电路在计算机科学和电子工程中有着广泛的应用。
在本实验中，我们将学习一些时序逻辑电路的典型应用，如计数器、时序多路复用器等。
通过实际的案例，我们可以更好地理解时序逻辑电路在实际系统中的作用和价值。
结论：通过本次实验，我们深入了解了时序逻辑的基本原理和应用。
我们学习了时钟信号的生成和分频，掌握了时序逻辑电路的设计和实现方法，学会了使用工具进行故障排查。
时序逻辑在现代电子系统中起着重要的作用，通过实验的学习，我们对其有了更深入的理解和应用能力。
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M 进制计数器一般情况任意M 进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
第二类，当计数器的模M 较小时用一片集成计数器即可以实现，当M 较大时，可通过多片计数器级联实现。
两种实现方法：反馈置数法和反馈清零法。
第三类,是由移位寄存器构成的移位寄存型计数器。
4．实验电路： 十进制计数器六进制扭环计数器具有方波输出的六分频电路74LS161(74LS163)12345681514131211109V CCGND716R DCP A B C D EP RCOQ AQ BQ CQ DETLD同步置数法同步清零法图5.1 74LS161（74LS163）外部引脚图四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。
实验五：时序逻辑电路的应用
数字电路实验报告姓名：班级：学号：同组人员：实验五：时序逻辑电路的应用● 实验目的 1． 实现0-9十进制数计数（使用74LS90）； 2． 实现六进制数计数（使用74LS90）； 3．实现0 2 4 6 8 1 3 5 7 9 的计数。
● 实验原理 1．要使数字显示译码器显示0-9的计数，必须在输入端接入74LS47译码器的输出，而该译码器需要在输入端引入8421BCD 码；这样以来，需要用74LS90输出8421BCD 码，可通过以下过程实现：时钟信号 CP 1（输入） Q 0（输出） CP 2（输入） Q 3Q 2Q 1Q 0（输出8-4-2-1-码，Q 3为最高位）。
图 12．列出74LS90的输出的8421BCD 码与数字显示译码器译码器显示数字之间的关系：从这张表格我们可以看到：当输出为0110时，输出应该自动清零；同时我们发现，该时刻Q2 Q1同时为1，之前的其它组合并没有这个特点；而且74LS90有两个清零端R01和R02，当同时为1是，便自动清零。
于是我们只需要将Q2 Q1反馈到R01 R02。
电路图如图2：图 2三进制计数器原理与六进制近似，电路图如下：0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 15110 0（6）3．列出74LS90的输入与数字显示译码器译码器显示数字之间的关系如下表，8-4-2-1码和5-4-2-1码观察以上两张表：将右表的Q0列移动至倒数第二列，便得到左表，由此我们可以用74LS90产生5-4-2-1码，然后将输出按照8-4-2-1码接到显示器上。
5-4-2-1（ABCD ）码的产生方法为：时钟信号 CP 2（输入） Q3（输出） CP 1（输入） Q0Q3Q2Q1（输出5-4-2-1码，Q 0为最高位）。
电路图如下图：Q3Q2 Q1 Q0 显示 0 0 0 0 0 0 0 1 0 2 0 1 0 0 4 0 1 1 0 6 1 0 0 0 8 0 0 0 1 1 0 0 1 1 3 0 1 0 1 5 0 1 1 1 7 119Q0Q3 Q2 Q1 显示 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 1 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 119图3●实验内容：1．按照图一连接实验逻辑电路，然后观察实验结果，与实验要求对比。
实验五计数器的设计实验报告
实验五计数器的设计——实验报告邱兆丰 15331260一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件1、实验箱、万用表、示波器、2、74LS73，74LS00，74LS08，74LS20三、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
①触发器的两个输出负载不能过分悬殊，否则会出现误翻。
② J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。
3．时序电路的设计步骤内容见实验预习。
四、实验内容1．用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出波形。
2．用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出波形。
3．设计一个仿74LS1944．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：5.考虑增加一个控制变量D，当D=0时，计数器按自定义内容运行，当D=1时，反方向运行五、实验设计及数据与处理实验一16进制异步计数器设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入，JK都接HIGH，使得低一级的触发器从1变0时高一级触发器恰好接收下降沿信号实现输出翻转。
实验二16进制同步计数器设计原理：除最低级外，每一级的JK输入都为所有低级的输出的“与”运算结果实验三仿74LS194设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿左移、右移的输入，最后一个开关模仿清零输入。
数电实验五 时序电路测试及研究
实验五 时序电路测试及研究一、实验目的1.掌握常用时序电路分析、设计及测试方法。
2.训练独立进行试验的技能。
二、实验仪器及器件1.仪器：数字电路学习机，双踪示波器。
2.器件：74LS73 双J-K 触发器 2片 74LS175 四D 触发器 1片 74LS10 三输入端三与非门 1片 74LS00 二输入端四与非门 1片三、实验内容1.同步时序逻辑电路的功能测试 按图5.1构成一个同步时序电路。
测试电路的功能，并将结果画成状态转换图的形式。
Y 图5.1同步时序逻辑电路的分析步骤大致如下：1. 了解电路的组成。
包括确定输入输出信号，组合电路的结构，触发器的类型。
2 . 写出组合电路的输出逻辑表达式，触发器的驱动方程及状态方程。
3. 列出真值表。
包括组合电路的输入状态组合及输出状态，以及触发器的次态。
4. 由真值表作出状态图和状态表。
分析确定电路的逻辑功能和特点。
驱动方程：1J=（/Q 2n ）X ，1K=1，2J=Q 1n X ，2K=/X 组合电路的输出：Y=Q 2n X根据状态方程，得Q 1n+1=（/Q 2n ）X （/Q 1n ），Q 2n+1=Q 1n X （/Q 2n ）+XQ 2n因使用了2个触发器，所以设四个状态为S=Q 2Q 1。
其中S0=00，S1=01，S2=10，S3=11。
输入／输出＝Ｘ／Ｙ。
状态转换图为：比较S2和S3两个状态可以发现，在相同的输入条件下，将转换到相同的状态去，并得到相同的输出。
因此这两个状态我们称之为等价状态。
显然，等价状态是重复的，可以合并为一个状态。
所以新的状态转换图为：１／０ 根据状态转换图可以得出结论如下： 当Ｘ＝０时，Ｙ＝０ 状态为００当Ｘ＝１时，状态按 S0→S1→S2的顺序改变， 并且在S2状态时输出为1。
所以该电路的功能为111时，输出为 1。
其余情况下，输出均为0。
2.同步时序逻辑电路的设计图5.2为某同步时序逻辑电路的状态图。
实验五 时序电路测试(异步计数器)
《数字电子技术B》实验报告班级：姓名学号：实验五时序电路测试（异步计数器）一、实验目的1.掌握异步计数器的工作原理。
2.测试集成电路74LS73的逻辑功能。
二、实验仪器及材料DSG-5G3型数字电路实验箱74LS73 双J-K触发器 2片74LS00 二输入端四与非门 1片三、实验内容（如果有可能，附上仿真图）1. 异步二进制计数器(1)．按图5.1接线。
(2). 由CP端输入单脉冲，测试并记录Q1〜Q4端状态及波形并记入表5.1。
（3）按图5.2接线，构成二进制减法计数器。
（4）由CP端输入单脉冲，测试Q1~Q4端状态并记入表5.2。
2 1 1 1 011 0 1 1 03 1 1 0 1 12 0 1 0 14 1 1 0 0 13 0 1 0 05 1 0 1 1 14 0 0 1 16 1 0 1 0 15 0 0 1 07 1 0 0 1 16 0 0 0 081 0 0 02．异步二—十进制加法计数器(1) 按图5.3接线，构成二-十进制加法计数器。
(2) 由CP 端接下降沿单脉冲，测试Q1~Q4端状态并记入表5.3。
Q A 、Q B 、Qc 、Q D 4个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。
(3) 在CP 端接连续脉冲，观察CP 、Q A 、Q B 、Qc 及Q D 的波形。
(4) 画出CP 、Q A 、Q B 、Qc 及Q D 的波形。
表5.3 异步二－十进制加法计数器1 2 15 6 1 25 6 19 9 13 124 5 691812Q QQ Q 图5.3 &&&四、总结或实验遇到的问题。
时序逻辑实验报告
一、实验目的1. 理解时序逻辑电路的基本概念和工作原理。
2. 掌握时序逻辑电路的设计方法和测试方法。
3. 熟悉常用中规模集成计数器和寄存器的逻辑功能和使用方法。
二、实验原理时序逻辑电路是指其输出不仅取决于当前输入信号，还取决于电路的过去状态。
本实验主要涉及计数器和寄存器两种时序逻辑电路。
计数器：计数器是一种能够对输入脉冲进行计数的时序逻辑电路。
常见的计数器有二进制计数器、十进制计数器和可编程计数器等。
寄存器：寄存器是一种用于存储二进制信息的时序逻辑电路。
常见的寄存器有D型寄存器、移位寄存器和计数寄存器等。
三、实验设备1. 数字电子技术实验箱2. 示波器3. 信号源4. 集成芯片：74LS163、74LS00、74LS20等四、实验内容1. 计数器设计（1）设计一个4位二进制加法计数器，实现0-15的循环计数。
（2）设计一个10进制计数器，实现0-9的循环计数。
2. 寄存器设计（1）设计一个D型寄存器，实现数据的存储和读取。
（2）设计一个移位寄存器，实现数据的右移和左移。
3. 时序逻辑电路测试（1）测试计数器的计数功能。
（2）测试寄存器的存储和读取功能。
五、实验步骤1. 计数器设计（1）根据计数器的功能要求，设计电路图。
（2）根据电路图，选择合适的集成芯片。
（3）搭建实验电路。
（4）测试计数器的计数功能。
2. 寄存器设计（1）根据寄存器的功能要求，设计电路图。
（2）根据电路图，选择合适的集成芯片。
（3）搭建实验电路。
（4）测试寄存器的存储和读取功能。
3. 时序逻辑电路测试（1）测试计数器的计数功能。
（2）测试寄存器的存储和读取功能。
六、实验结果与分析1. 计数器设计（1）4位二进制加法计数器能够实现0-15的循环计数。
（2）10进制计数器能够实现0-9的循环计数。
2. 寄存器设计（1）D型寄存器能够实现数据的存储和读取。
（2）移位寄存器能够实现数据的右移和左移。
3. 时序逻辑电路测试（1）计数器的计数功能正常。
时序逻辑电路的设计与测试实验报告
时序逻辑电路的设计与测试实验报告一、实验目的本实验旨在让学生掌握时序逻辑电路的设计与测试方法，了解时序逻辑电路的基本原理和特点，以及掌握时序逻辑电路的设计流程和测试方法。
二、实验原理1. 时序逻辑电路的基本原理时序逻辑电路是指由组合逻辑电路和存储器件组成的电路，具有记忆功能。
它能够根据输入信号的状态和过去的状态来决定输出信号的状态。
时序逻辑电路包括触发器、计数器、移位寄存器等。
2. 时序逻辑电路的特点（1）具有记忆功能，能够存储过去状态；（2）输出信号不仅与输入信号相关，还与过去状态相关；（3）具有延迟特性，输出信号需要一定时间才能稳定下来。
3. 时序逻辑电路的设计流程（1）确定功能要求；（2）选择合适的存储器件和触发器；（3）设计组合逻辑部分；（4）设计时钟控制部分；（5）综合验证。
4. 时序逻辑电路测试方法常用测试方法包括仿真测试和实际硬件测试。
仿真测试可以通过软件工具进行，实际硬件测试需要使用实验设备进行。
三、实验内容本次实验的内容为设计一个简单的计数器电路，该电路能够对输入信号进行计数，并将结果输出到LED灯上。
四、实验步骤1. 确定功能要求本次实验要求设计一个4位二进制计数器，能够对输入信号进行计数，并将结果输出到LED灯上。
2. 选择合适的存储器件和触发器本次实验选择D触发器作为存储器件，因为它具有较高的稳定性和可靠性。
同时，还需要选择合适的时钟控制电路，以确保计数器能够正常工作。
3. 设计组合逻辑部分组合逻辑部分主要包括加法器和译码器。
加法器用于将当前计数值加1，译码器则用于将二进制码转换成LED灯能够显示的十进制码。
4. 设计时钟控制部分时钟控制部分主要包括时钟发生电路和时序控制电路。
时钟发生电路用于产生稳定的时钟信号，时序控制电路则用于控制D触发器的输入端和输出端。
5. 综合验证综合验证包括仿真测试和实际硬件测试。
仿真测试可以通过软件工具进行，实际硬件测试需要使用实验设备进行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五 时序逻辑电路实验
一、实验目的
1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备
1．直流稳压电源、信号源、示波器、万用表、面包板
2．74LS190、74LS393、74LS04
3．1kΩ电阻、发光二极管
三、实验原理
1．计数器
计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）
74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表
3．集成计数器的应用——实现任意M进制计数器
一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。
两种实现方法：反馈置数法和反馈清零法。
第三类,是由移位寄存器构成的移位寄存型计数器。
4．实验电路：
十进制计数器
六进制扭环计数器
具有方波输出的六分频电路
图5.1 74LS161（74LS163）外部引脚图
四、实验内容及步骤
1．集成计数器实验
（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。
然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。
（2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。
然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。
注意观察电路是否能自启，若不能自启，则将电路置位有效状态。
接下来再用D触发器74LS7474构成一个能自启的六进制扭环形计数器，重复上述操作。
2．分频实验
同步置数法
同步清零法
依据实验原理图用74LS163及74LS00组成一个具有方波输出的六分频电路。
选择适当时钟输入方式及频率（CP接连续波脉冲），用双踪示波器观察并记录时钟与分频输出信号的时序波形。
五、实验结果及数据分析
1．集成计数实验
同步清零和同步置数的十进制加一计数器状态转换过程分别如下所示：
六进制扭环形计数器的状态转换过程如下：
不能自启的计数状态转换图 能够自启的状态转换图
分频实验成功实现了六分频输出，始终和输出波形如下所示：
六、实验总结及改进
本次试验比较成功，通过本次试验，我掌握了同步计数器设计方法与测试方法，还掌握了常用中规模集成计数器的逻辑功能和使用方法，本次试验使我对数字电路设计有了更加深刻的理解，加深了我对相关数电理论的认识，增加了学习数字电子技术的兴趣。
本次实验中，关于同步置数的加一计数器和分频电路，都存在另外的设计思路，这也体现了数字电路设计中的多样性，因此在实际设计中，我们应该努力拓展自己的思路，应用多种角度去思考，以便设计出更加合理高效的电路。
七、实验思考题解答
（1）同步计数器与异步计数器有何区别？计数器与分频器有何区别？
同步计数器与异步计数器的主要区别在于：同步计数器电路采用统一的时钟脉冲，而异步计数器则没有统一的时钟脉冲。
分频器的时钟脉冲CP 一定是周期信号，则输出信号也是周期性，输出信号的周期是输入信号周期的M 倍，反过来输出信号的频率是输入信号频率的M 分之一。
计数器的时钟脉冲CP 不一定是周期信号，可以是随机脉冲，称为计数脉冲，则输出信号也不一定是周期性。
计数
器工作目的是纪录计数脉冲个数（递加或递减）以及产生溢出（进位或借位）信号。
（2）集成计数器的同步清零和异步清零有和区别？
同步清零的实现需要等待触发信号的触发，而异步清零则可直接将电路状态置零，不需要触发输入。
（3）如何判断计数器能否自启动?
从电路的任意状态开始，经过有限次状态变换，电路能够进入有效状态循环，则说明此电路能够自启。
（3）简述用双踪示波器测试多路信号的时序波形的方法。
用双踪示波器同时观察两个频率有倍数关系的信号时,一般选用频率较低的信号作为示波器的内部同步信号。
这样操作比较容易得到稳定的观察波形。
（4）在利用数码管或发光二极管观察电路的状态转换规律及用示波器观察时序波形时，时钟输入方式及频率应如何选择？
电路状态较少时应选数码管或发光二极管以单次脉冲作为触发输入观察状态转换规律，对于复杂的状态转换，
，应选用双踪示波器，以低频时钟信号作为同步信号，观察记录输出与输入时钟信号时序关系和电路状态转换规律。