《数字电路与系统》期末试卷(A卷)
《数字集成电路》期末试卷A(含答案)
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于 ；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。
3．1A⊕可以简化为 。
4．图1所示逻辑电路对应的逻辑函数L 等于 。
A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。
6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。
7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。
9．JK 触发器的功能有置0、置1、保持和 。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样的RAM 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD 编码是 。
【 】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。
【 】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。
数字电路期末考试卷及答案解析_(1)(绝密)
期末考试试卷（A）卷课程名称：适用年级/专业：试卷类别开卷（）闭卷（√）学历层次本科考试用时120分钟《考生注意：答案要全部抄到答题纸上，做在试卷上不给分》．．．．．．．．．．．．．．．．．．．．．．．．．．．一、填空题（每空2分，共20分）1.逻辑代数中三个最基本的运算是①、②和③。
2.逻辑函数F=A+B+C D的反函数F= ①，对偶式为②。
3.D触发器的特征方程为①，JK触发器的特征方程为②。
4. 型触发器克服了空翻现象。
5.构造一个模10计数器需要①个状态，②个触发器。
二、单项选择（每小题2分，共20分）（A）1、最小项AB C D的逻辑相邻最小项是A. ABC DB. ABC DC. ABC DD.A BC D（）2、若所设计的编码器是将31 个一般信号转换成二进制代码，则输出应是一组N=（C ）位的二进制代码。
A．3 B. 4 C. 5 D. 6（A）3、时序逻辑电路中一定是含A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器（D ）4、在何种输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1（B ）5、同步时序逻电路和异步时序逻电路比较，其差别在于后者A.没有触发器B. 没有统一的时钟脉冲控制C .没有稳定状态 D. 输出只与内部状态有关（）6、某移位寄存器的时钟脉冲频率为100KH Z，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
A.10μSB.80μSC.100μSD.800ms（D ）7、没有置0功能的触发器是A.RS-FFB.JK-FFC.D-FFD.T-FF（ ）8、一个4位二进制同步加法计数器用作分频器时，若计数脉冲的频率为=CPf160KHZ ，现需要20KHZ 的信号，取自A 、0Q 端的信号 B 、1Q 端的信号；C 、2Q 端的信号 D 、3Q 端的信号（ D ）9、为实现将D 触发器转换为T 触发器，图（一）的虚框内应是A. 或非门B. 与非门C. 异或门D. 同或门 图一（ D ）10、以下表达式中符合逻辑运算法则的是 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1三、证明与化简：（每小题5分，共15分）1、用公式法证明等式A B A B A AB +++B=1成立。
2套 《数字电子技术》期末考卷+答案
第 1 页 共 12 页铜 陵 学 院2007-2008学年第二学期《数字电子技术基础》考试试卷（A 卷）（适用班级：06自动化本科）一、填空题（每空1分，共20分）1、数字信号是指在 和 上都不连续的信号。
2、二进制数11011转换为十进制数为 ，转换为十六进制数为 。
3、根据逻辑代数的运算规则有：A ·A ＝ ，A ·A ＝ 。
4、用4位二进制数表示一位十进制数，称为二－十进制代码，简称 码，最常用的二－十进制代码是 码。
5、按计数器中数值的增减分类，把计数器分为 、和可逆计数器。
6、计数器中，_____________计数器工作速度较快，_____________计数器电路结构简单。
7、一个容量为256×4位的RAM ，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。
8、PROM 不可编程的逻辑阵列是 ，可编程的逻辑阵列是 。
9、逻辑代数中，最基本的三种逻辑运算是 运算、 运算和 运算。
二、判断题（第小题2分，共１２分）1、真值表、逻辑代数式和逻辑电路图是同一逻辑功能的三种不同表达方式，只要知道其中一种，便可推出其它两种。
（ ）2、一个逻辑函数的所有最小项之积为1。
（ ）3、当用数码表示不同的事物时，这些数码已没有数量大小的含义。
（ ）4、TTL 门电路能带同类门的个数称为噪声容限。
（ ）5、计数器不仅能对时钟脉冲进行计数，还可以用于定时、分频、产生节拍脉冲等。
（ ） ６、已知二输入端的TTL 与非门，将其中的一端经Ω100电阻接地，则当电源接通时，其输出端的状态为０。
（ ） 三、选择题（每小题３分，共１８分）1、若逻辑表达式F=C B A +·，则下列表达式中与F 功能相同的是（ ） ①A B +C ②A B C ③AB C ④AB +C 2、函数F= AB+A C 的“或非－或非”表达式是（ ）①B A B A +++ ②(AB+A )·(AB+C ) ③C A B A + ④(A +B) ·(A+C) 3、一组合逻辑电路如用两级或非门实现，则其逻辑函数表达式应写成( )。
第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计
北京信息科技大学2008~2009学年第一学期《数字电子技术》课程期末考试试卷A课程所在学院：自动化学院适用专业班级：测控0601-03考试形式：闭卷注意：所有答案写在答题纸上，写在试卷上无效。
一、填空题(本题满分20分，共含10道小题，每小题2分)1∙(7AC1)16=( )2=( 1=( )]0。
2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用，普通的CMOS门(是/否)可以将输出端并联使用。
(输入端的状态均为不定)3.相同编号的最小项和最大项存在的关系为o4.(+1oo"的原码为，反码为，补码为o5.若A是逻辑变量，则A㊉I=。
二、逻辑函数式的化筒(12分)1 .利用公式法化简为最简与或式：F=AB∖A f CD+(AD+3'C')')(4+B)2 .利用卡诺图法将逻辑函数化简为最简与或式：y(A,B,G=>z(OJ2,4),给定约束条件为m3+rτ‰t+mβ+rr‰j=O下面电路图中，写出输出信号是什么状态(高电平、低电平或高阻态)，已知乂为74系四、试用一片8选1数据选择器74HC151产生逻辑函数：Y=AB r CD÷48（C÷r＞）+ABXCΦZ））÷ABC r 要求给出设计的全过程，并画出逻辑电路图。
（12分）s ,A2A4YO O O OO O O1O∣O O1O D1O O11O1O OO1O1/人O11O2O11151X X X高阻五、TT1主从JK触发器的输入波形如图所示，画出输出端Q的波形（12分）CP六、分析如图时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路的功能以及能否自启动。
（14分）CP七、 试用一片4位同步二进制计数器741S163接成十进制计数器（允许附加必要的门电路,采用清零法），并作简要说明。
741S163的引脚图如下所示。
《数字逻辑与数字系统》期末考试试题(A)
北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等物品一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。
五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。
考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分满分 10 20 10 10 10 12 14 14 得分 阅卷 教师一、选择题（每小题1分，共10分。
）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。
A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。
如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（ ）。
A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（ ）。
A . 无效状态自动进入有效循环，称为具有自启动能力。
大工《数字电路与系统》课程考试模拟试卷A
机密★启用前大连理工大学网络教育学院2014年8月份《数字电路与系统》课程考试模拟试卷考试形式：闭卷试卷类型：（A）☆注意事项：本考卷满分共：100分；考试时间：90分钟。
学习中心______________ 姓名____________ 学号____________一、单项选择题（本大题共6小题，每小题3分，共18分）1、实现或运算功能的逻辑器件称为（）。
A．与门B．或门C．非门D．与或门2、（）是用于统计输入脉冲CLK个数的电路。
A．译码器B．编码器C．计数器D．寄存器3、组合电路中，若某个变量通过两条以上途径到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就有先有后，这种现象称为（）。
A．延迟B．冒险C．竞争D．竞争冒险4、将模拟信号转换为数字信号，应选用（）。
A．DAC电路B．ADC电路C．译码器D．多路选择器5、SAM是（）的英文缩写。
A．顺序存储器B．随机存储器C．只读存储器D．可编程控制器一片，该片RAM共有（）个存储单元。
6、现有容量为2568RAMA．512 B．1024C ．2048D ．4056二、填空题（本大题共10空，每空2分，共20分）1、(1) (11010101)2＝( )10(2) (10.0625)10＝( )8（保留小数点后2位） (3) (2015)8＝( )16 (4) (A9.C)16＝( )2 2、题号 原码反码补码 十进制数 (1) 01001 23 (2) 1,100011-35 (3)0,10101.010,10101.01三、化简题（本大题共3小题，每小题6分，共18分）1、请用公式法化简下式：F XYZ XY XY Z =++2、用卡诺图化简法将函数Y AB ACD ABD ACD ABCD =++++化为最简与或表达式。
3、证明异或运算公式0A A ⊕=。
四、简答题（本大题共3小题，第1、2小题各7分，第3小题10分，共24分）1、请在下图()b 中补全基本RS 触发器输出端Q 、Q 的电压波形图，基本RS 触发器如图()a 所示。
《数字电路》期末试卷A卷
衢州市技师学院浙工大成教学院衢州分院2023学年第二学期期终考试试卷A卷课程名称数字电路命题教师考试形式闭卷页数3页使用班级1006班班级学号姓名成绩一、填空题（16分）1.8421BCD用来表示一位十进制数。
2. 数字电路中使用的集成门电路分为和两类。
3.将2004个“1”异或起来得到的结果是。
4.多谐振荡器可产生信号波形。
在数字系统中，电路可产生脉冲定时。
5. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= 。
图16. 触发器按动作特点可分为基本型、、和边沿型7．用555定时器组成施密特触发器，当输入控制端外加12V电压时，回差电压为。
8. 某二进制数由16位数字组成，其最低位的权是，最高位的权是。
9. 施密特触发器有个稳定状态.，多谐振荡器有个稳定状态。
10. TTL集成电路电源电压的典型值为。
二、选择题（20分）1.逻辑函数的表示方法中具有唯一性的是（）A、真值表B、表达式C、逻辑图D、卡诺图2.（36）10的8421BCD码为。
（）A、（0110110）8421BCDB、（0011110）8421BCDC、（00110110）8421BCDD、（110110）8421BCD3. 施密特触发器是依靠输入信号的（）触发的A. 频率B.相位C. 幅度D. 脉冲4.如果2所示的波形图，其表示的逻辑关系是（）图2A、F=A·BB、F=A+BC、F=BA⋅ D、F=BA+5. 异或门F=A⊕B两输入端A、B中，A=0，则输出端F为（）A、A⊕BB、BC、BD、06. 八进制数（321）8对应的二进制数为（）A、（011010001）2B、（110011）2C、（10110111）2D、（1101011）27. 如图3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（）A、CBA⋅⋅ B、CBA⋅⋅ C、A+B+C D、CBA++图38. CMOS集成电路使用的电源电压范围是（）A、0~12VB、3~18VC、6~9VD、5V9. 当逻辑函数有n个变量时，共有（）个变量取值组合。
数字电路期末试卷及答案A
数字电路期末试卷及答案A系名____________班级____________姓名____________学号____________密封线内不答题2011 —— 2012 学年第 2 学期课程名称：数字电⼦技术基础使⽤班级：11级电⼦、通信、控制本科⼀、填空、单选题（在括号内填⼊所选序号）（每⼩题2分、共20分）1、5F.816＝（___________）10＝（___________）BCD84212、⼀个四位⼆进制递减计数器的初态为1110，经过三个计数脉冲后，该计数器的状态为_________。
3、要⽤1K ×4的RAM 构成存储容量为4K ?16位的存储器，需要⽤ _________⽚进⾏扩展。
4、A/D 转换器⽤以将输⼊的_________转换成相应_________输出的电路。
5、偏离状态能在计数脉冲作⽤下⾃动转⼊有效状态的特性，称为__________特性。
6、如果F （A,B,C ）＝∑)7,5,4,2,0(m ，那么F (A,B,C)＝M ∏( ) 。
A. 0,2,4,5,7 B . 1,3,6 C . 0,2,3,5,7 D . 1,4,67、已知D/A 转换器的最⼩输出电压为10mv ，最⼤输出电压为2.5v ，则应选⽤（）位的D/A 转换器。
A . 7B . 8 C. 9 D . 108、存储容量为256×8的RAM 有（）根地址输⼊线。
A . 8 B. 256 C . 10 D . 119、TTL 电路中三极管作为开关时⼯作区域是( )。
A. 饱和区+放⼤区B. 饱和区+截⽌区C. 放⼤区+击穿区D. 击穿区+截⽌区 10、4位输⼊的⼆进制译码器，其输出端有( )位。
A. 16B. 8C. 4D. 2⼆、逻辑函数简化及变换（共15分）1、⽤公式法将下⾯的逻辑函数式化简为最简与—或表达式。
（6分）Y A C AB C BC AC A B BC D E =+++++2、将含有约束项的逻辑函数⽤卡诺图法化简为最简与—或表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京理工大学珠海学院
2008 ～ 2009学年第二学期《数字电路与系统》期末试卷（A ）
一、填空题（每空1分，共20分）【得分： 】
1．数制转换：(3EC)H =( )D =( )O 。
2．逻辑代数的基本运算有 、 、 三种。
3．数字电路按照是否有记忆功能通常可分为 、 两类。
4．能够实现“线与”的TTL 门电路叫 。
5．JK 触发器当时钟到来时，如果J=0，K=0，触发器的状态将 ； 如果J=1，K=1，触发器的状态将 。
6．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。
7．TTL 与非门中，关门电平VOFF 的定义是 。
开门电平VON 的定义是 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 。
9．一个10位地址码、8位输出的ROM ，其存储容量为 。
10．数字系统的设计方法有 和 两种。
11．用VHDL 语言描述电路时，基本结构由 和 两部分组成。
二、选择题（每小题2分,共10分）【得分： 】 1．将十进制数13.25转换成二进制数为( )。
A ．1011.01 B.1011.1 C.1101.1 D.1101.01
2．用8421BCD 码表示两位十进制数，则至少需要( )0、1码。
A. 5位
B.7位
C.8位
D.6位 3．n 个变量的最小项是( )。
A.n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量。
第2页共6页
B.n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量。
C.n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量。
D.n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量。
4．用JK 触发器设计12进制同步计数器，至少需要( )触发器。
A.2个
B.3个
C.4个
D.5个
5．一个4位移位寄存器可以构成最长计数器的长度是（ ）。
A.8
B.12
C.15
D.16
三、逻辑函数化简（每小题5分,共10分）【得分： 】 1．用代数化简法化简函数EF B EF B A BD C A AB D A AD L ++++++=
2．将下列逻辑函数用卡诺图法化简为最简与或表达式。
F(A,B,C,D)=Σm(0,1,5,7,8,11,14)+Σd(3,9,15)
四、分析与设计题(共20分) 【得分： 】
第 3 页 共 6 页
……………………………………………装……
…………………………订……
……………………
线…………………
…
……
……………………
……
此处不能书写
此处不能书写
此处不能书写 此处不能书写
此处不能书写 此
处不能书写
此处不能书写
1．由与非门构成的某议案表决电路如下图所示，其中A 、B 、C 、D 表示四个人，同意时用1表示，Z 为1时表示议案通过。
(10分)
(1)分析电路，列出逻辑表达式和真值表，说明议案通过情况共有几种； (2)分析A 、B 、C 、D 中谁权力最大。
2．某组合逻辑电路的输入A 、B 、C 和输出F 的波形如下图所示。
(10分) (1)列出该电路的真值表；(2)写出逻辑函数表达式(化简为最简与或式)；(3)用与非门实现逻辑电路。
第4页共6页
五、综合题（共10分）【得分： 】
试用图示的3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，要求(1)写出分析过程；(2)在给定的逻辑符号图上完成最终电路图。
(10分)
六、应用与设计题（共30分）【得分： 】
⎪⎪⎩⎪
⎪⎨⎧+=++==C
B A
C B Y BC
C B A C B A Y AC Y 32
1
第 5 页 共 6 页
……………………………………………装……
…………………………订……
……………………
线…………………
…
……
……………………
…
…
此处不能书写
此处不能书写
此处不能书写 此处不能书写
此处不能书写 此处不能书写
此处不能书写
1.如图所示为由J-K 触发器组成的电路。
(共20分)
(1)分别写出电路的驱动方程、状态方程和输出方程；(8分) (2)列出状态转换表，画出状态转换图；(8分)
(3)根据已给CP 波形，画出触发器输出端Q 1、Q 2的波形(设各触发器初始状态均为0)。
(4分)
2.采用集成4位二进制同步计数器CT74161(可添加必要的门电路)，设计一个10进制计数器；CT74161如图，R d ：异步清零，LD ：同步预置，CT 、CP ：控制端，C ：进位。
(10分) 要求：(1)列出状态转移表；
(2)设计这个计数器并画出该计数器的逻辑图。
Q3 Q2 Q1 Q0
CT CP R d D3 D2 D1D0 CT74161
CP Q
3Q2Q1 Q0
LD
C
第6页共6页。