数字时钟设计与制作
数字时钟设计方案
数字时钟设计方案数字时钟是一种以数字形式显示时间的钟表。
它主要由时钟芯片、显示模块和控制电路等组成。
下面将介绍一种数字时钟的设计方案。
首先，时钟芯片是数字时钟的核心部件，其主要功能是实时计时，并提供时间信号给显示模块。
在设计中，可以选用一款精度较高的实时时钟芯片，如DS1302或DS3231，并通过SPI 或I2C等接口与其他器件进行通信。
其次，显示模块是数字时钟的输出设备，它将时钟芯片提供的时间信号转换成数字形式显示。
常见的数字时钟显示模块有七段数码管、液晶显示屏等。
在此方案中，我们选用四位共阳极的七段数码管。
然后，控制电路是数字时钟的逻辑控制部分，它通过控制模块将时钟芯片的时间信号经逻辑处理后发送给显示模块，并实现其他功能。
在此方案中，控制电路可以采用单片机或FPGA等器件实现。
以STM32单片机为例，通过编程控制GPIO口的电平改变，可以实现对七段数码管的动态显示。
具体实现方案如下：1. 硬件设计：选择合适的时钟芯片和显示模块，并完成其与控制电路的连接。
时钟芯片与控制电路的连接方式主要是通过SPI或I2C接口，而显示模块与控制电路的连接方式主要是通过GPIO口。
2. 软件设计：使用C语言或汇编语言编写控制电路的程序。
程序的主要任务是读取时钟芯片的时间信号，进行逻辑处理后控制七段数码管的显示。
3. 功能扩展：除了基本的时分秒显示外，还可以添加其他附加功能，如日期显示、闹钟设置、温度显示等。
这些功能可以通过增加相应的硬件模块和对应的软件控制实现。
4. 调试和测试：完成硬件和软件的设计后，需要进行调试和测试。
可以通过调试工具实时查看七段数码管的显示结果，并对代码进行正确性和稳定性测试。
5. PCB设计和制作：完成电路设计后，需要进行PCB的设计和制作。
在设计PCB时，要考虑电路的布局、信号线的走向和层间连接等因素，保证电路的稳定性和可靠性。
6. 组装和调试：完成PCB制作后，进行组装和调试。
将制作好的电路板和其他组件进行连接，进行最后的调试和测试。
数字电路课程设计数字时钟实现
应用科技学院《电子技术课程设计报告》设计题目：数字钟的设计与制作专业班级：13级《物联网工程》2班姓名：白雪王贞张莹学号：068 108 131指导老师：刘烨时间：2015年5月15日~ 2015年 5 月30日地点：四教4414实验室摘要：数字时钟是一种用数字电路技术实现秒﹑分﹑时的计时装置，与传统的机械钟相比，它具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因而得到了广泛的应用。
小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本课程设计要用通过简单的逻辑芯片实现数字时钟。
要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用14位二进制计数器CC4060芯片、7双BCD同步加计数器CD4518芯片、十进制加计数器/7段译码器CD4033芯片等连接成60和12进制的计数器,再通过七段数码管显示，构成了简单数字时钟。
关键词：数字时钟；555芯片；计数器；数码管1设计目的 (4)1.1设计指标 (4)2课程设计任务及要求 (4)2.1 设计任务 (4)2.2 设计要求 (4)3系统设计 (4)3.1 设计思路 (4)3.2 系统设计 (5)3.2.1 原理图及说明 (5)3.2.2 具体设计 (6)3.2.2.1.小时计时电路 (6)3.2.2.2.分钟计时电路 (6)3.2.2.3.秒钟计时电路 (6)3.2.2.4.手动时间校准电路的设计 (6)3.2.2.5.光敏电阻的设计 (6)4 主要元器件的介绍 (7)4.1 40161------4位二进制同步计数器（有预置端，异步清除） (7)4.2 CD40106 (7)4.3 CD4009 (8)5 电路板的安装与测试 (8)1设计目的数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑机场等公共场所的大型数显电子钟。
电子数字钟的设计与制作
电子数字钟的设计与制作
设计和制作电子数字钟的步骤如下：
1. 确定需求：确定所要设计的电子数字钟的功能要求，如显示时间、日期、闹钟功能等。
2. 选取器件：选取合适的微控制器、显示屏、时钟芯片、按键等器件。
微控制器需要具备足够的处理能力和接口，以便于控制显示屏和处理输入信号。
3. 硬件设计：根据选取的器件，设计电路图和PCB布局。
包
括时钟电路、显示电路、按键电路、电源供电电路等。
4. 软件开发：编写嵌入式软件程序，实现时钟的各种功能。
包括处理时间的计算与显示、闹钟功能的设置与触发、用户界面的交互等。
5. 制作电路板：利用电子设计软件将电路图转化为PCB文件，并进行打样加工，制作出电路板。
6. 组装调试：根据设计好的布局，将所选取的器件焊接到电路板上。
完成后进行电路的检查、组装和连线等工作。
7. 软件烧录：通过编程器将软件程序烧录到微控制器中。
8. 调试测试：进行电源接入，对时钟的各个功能进行测试调试，确保其正常运行。
9. 外壳设计与制作：设计合适的外壳以保护电子数字钟，可以采用3D打印、注塑等方式制作外壳。
10. 最终装配与测试：将完整的电子数字钟进行装配，并进行
最后的测试以确保其功能正常。
数字时钟各单元电路的设计方案及原理说明
数字时钟各单元电路的设计方案及原理说明数字时钟是现代生活中常见的时间显示工具，它通过使用数字来表示小时和分钟。
而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。
在本文中，我将为您介绍数字时钟各单元电路的设计方案及原理说明，希望能帮助您更深入地了解数字时钟的工作原理。
我们需要了解数字时钟的基本原理。
数字时钟使用了七段显示器来显示数字，每个数字由七个LED（Light Emitting Diode）组成，分别表示了该数字的不同线条。
为了控制七段显示器显示特定的数字，我们需要设计相应的驱动电路。
1. 数字时钟的驱动电路设计方案a. 时钟信号生成器：数字时钟需要一个稳定的时钟信号来驱动各个单元电路，通常使用晶振电路来生成精确的时钟信号。
b. 时分秒计数器：用于计数时间，并将计数结果转化为可以驱动七段显示器的信号。
时分秒计数器可以使用计数逻辑电路来实现，其中包括触发器和计数器芯片等。
c. 译码器：译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。
根据不同的数字，译码器会选通对应的七段LED。
2. 数字时钟的各单元电路原理说明a. 时钟信号生成器的原理：晶振电路通过将晶振与逻辑电路相连，通过振荡来生成稳定的时钟信号。
晶振的振荡频率决定了时钟的精确度，一般使用32.768kHz的晶振来实现。
b. 时分秒计数器的原理：时分秒计数器使用触发器和计数器芯片来实现，触发器可以保存二进制的计数值，并在时钟信号的作用下进行状态切换。
计数器芯片可以根据触发器的状态进行计数和重置操作。
c. 译码器的原理：译码器根据计数器输出的二进制数据选择对应的七段LED。
七段LED通过加电来显示数字的不同线条，然后通过译码器的工作，将二进制数据转换为驱动七段LED的信号。
通过以上的设计方案和原理说明，我们可以更好地理解数字时钟各单元电路的工作原理。
数字时钟通过时钟信号生成器来提供稳定的时钟信号，时分秒计数器记录并计算时间，译码器将计数结果转化为可以驱动七段显示器的信号。
多功能数字钟的设计和制作
目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
数字钟的设计与制作过程
数字钟的设计与制作一、设计指标1. 显示时、分、秒。
2. 可以24小时制或12小时制。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。
（选做）5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二、设计要求1. 画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化，并以文字对原理作辅助说明。
2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，并选择合适的输入信号和输出方式，在面包板上接线验证、调试各个功能模块的电路。
在确保电路正确性的同时，输入信号和输出方式要便于电路的测试和故障排除。
（也可选用Mutisim仿真）4. 在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。
三、制作要求自行在面包板上装配和调试电路，能根据原理、现象和测量的数据检查和发现问题，并加以解决。
四、设计报告要求1. 格式要求（见附录1）2. 内容要求①设计指标。
②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。
③列出元器件清单，并画出管脚分配图和芯片引脚图。
④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。
⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。
⑦数字钟的运行结果和使用说明。
提出建议。
五、仪器与工具1. 直流电源1台。
2. 四连面包板1块。
3. 数字示波器（每两人1台）4. 万用表（每班2只）。
5. 镊子1把。
6. 线剥钳1把。
简单的数字时钟(verilog设计)
设计目标与要求
设计一个简单的数字 时钟，能够显示时、 分、秒。
时钟应具有可靠性、 稳定性和可扩展性。
要求使用Verilog语 言实现，并能够在 FPGA或ASIC上实现。
设计思路及流程
• 设计思路：采用模块化设计方法，将数字时钟划分为不同的模 块，如计数器模块、显示模块等。每个模块负责实现特定的功 能，并通过接口与其他模块进行通信。
设计思路及流程
设计流程 1. 确定设计需求和目标。 2. 制定设计方案和计划。
设计思路及流程
3. 编写Verilog代码，实现各个模块的功能。 5. 根据测试结果进行调试和优化。
未来改进方向探讨
提高计时精度
通过改进算法或采用更高 性能的硬件平台，提高数
字时钟的计时精度。
降低资源占用
优化代码结构，减少不 必要的资源占用，提高 时钟系统的运行效率。
增加实用功能
拓展应用领域
考虑增加闹钟、定时器 等实用功能，使数字时 钟更加符合用户需求。
探索将数字时钟应用于 更多领域，如智能家居、
数据类型与运算符
Verilog中的数据类型包括
整型、实型、时间型、数组、结构体等。
Verilog中的运算符包括
算术运算符、关系运算符、逻辑运算符、位运算符等。
顺序语句与并行语句
Verilog中的顺序语句包括
赋值语句、条件语句、循环语句等，用于描述电路的时序行为。
Verilog中的并行语句包括
模块实例化、连续赋值语句、门级电路描述等，用于描述电路的并行行为。
自制钟表最简单方法
自制钟表最简单方法
自制钟表的步骤如下：
1. 准备道具：12个水瓶盖、小步道具纸箱、画笔、菜篮、扭扭棒、刀、胶枪。
2. 在纸盘的内边缘绘制数字12、3、6和9，然后填写其余数字，以标记小时数。
这个技巧将帮助您使数字在盘子周围均匀分布。
3. 用剪刀剪出两个矩形，一个作为分针，另一个作为时针。
用剪刀在每个矩形的一端剪出尖角。
4. 将纸盘翻转过来，用钢笔、铅笔或记号笔在纸盘的中心标记。
用剪刀的尖头在纸盘中心刺一个小孔。
5. 翻转纸盘，在时针和分针的另一头戳一个小孔，然后插入双脚钉。
6. 将双脚钉插入纸盘中间孔，然后固定到纸盘上。
7. 使用扭扭棒或刀将时钟的把手固定在时钟的合适位置。
制作过程中需要注意安全，避免剪刀等锋利工具割伤手指。
以上方法仅供参考，具体制作方法可能根据个人喜好和创意有所调整。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字时钟设计
学院：电气与电子工程学院
班级:
学号：
姓名：
数字时钟设计
一、设计目的
数字电子技术的迅速发展，使各种类型集成电路在数字系统、控制系统、信号处理等方面得到了广泛的应用。
为了适应现代电子技术的迅速发展需要，能够较好的面向数字化和专用集成电路的新时代，数字电路综合设计与制作数字钟，可以让我们了解数字时钟的原理。
在实验原理的指导下，培养了分析和设计电路的能力。
并且学会检查和排除故障，提高分析处理实验结果的能力。
二、设计要求
1、掌握各芯片的逻辑功能及使用方法
2、数字时钟时的计时要求为24翻1，分和秒的计时要求为60进制
3、准确计时，以数字形式显示时、分、秒的时钟
4、写出设计、实验总结报告。
三、电路中主要元件及功能
1、芯片74LS290
74LS290的逻辑符号图如下：
74LS290的主要功能如下：
置“0”功能：当S9（1）.S9（2）=0，且R0（1）=R0（2）=1时，计时器置“0“，即Q3 Q2 Q1 Q0=0000
置“9”功能：当S9（1）=S9（2）=1且R0（1）.R0（2）=0时，计时器置“9”，即Q3 Q2 Q1 Q0=1001
计数功能：当S9（1）.S9（2）=0，且R0（1）.R0（2）=0时，输入计数脉冲CP，计数器开始计数。
计数脉冲由CP0输入，从Q0输出时，则构成一位二进制计数器；计数脉冲由CP1输入， Q3Q2Q1输出时，则构成异步五进制计数器；若将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成8421BCD码异步十进制计数器；若将Q3和CP0相连，计数脉冲由CP1输入，从高位到低位输出为Q0Q1Q2Q3时，则构成5421BCD码异步十进制加法计数器。
2、芯片CD4511
CD4511的逻辑符号图如下：
CD4511是一个用于驱动共阴极 LED（数码管）显示器的 BCD 码—七段码译码器，特点是：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流，可直接驱动LED显示器。
3、芯片CD4060
CD4060逻辑符号图如下：
CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC
或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
4、LED-7
LED-7的逻辑符号图如下：
7段LED数码管是利用7个LED（发光二极管）外加一个小数点的LED组合而成的显示设备，可以显示0-9，10个数字和小数点。
其半导体数码管有共阳极和共阴极两种类型。
共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的，对低电平有效。
共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的，对高电平有效。
所以共阳极数码管需要输出低电平有效的译码器去驱动。
共阴极数码管则需输出高电平有效的译码器去驱动。
5、芯片74LS74
74LS74的逻辑符号图如下：
74LS74内含两个独立的D上升沿d触发器，每个触发器有数据输入端（D）、置位输入（SD）复位输入（RD）、时钟输入（CP）和数据输出（Q、Q），低电平使输出预置或清除，而与其它输入端的电平无关。
当SD、RD均无效（高电平）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
四、数字时钟原理图
五、设计思路
1、数字时钟的构成
数字时钟是由脉冲发生器、计数器、译码器显示驱动电路和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准
秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
由于计时会出现误差时,则需加校时电路对时、分进行校准。
其组成框图如下图：
2、数字时钟的工作原理
1）脉冲发生器
电路采用了32768Hz的石英晶振经过CD4060十四级二分频后，在经过74LS74 一级二分频，共十五级分频产生1Hz的标准脉冲信号。
其电路图如下：
2）时间计数器
计时器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他的特定逻辑功能，如测量、定时控制、数字运算等。
数字时钟的计数电路是用两个六十进制计数电路和24翻1计数电路实现的。
数字时钟的计数电路的设计可以用反馈归零法。
当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。
秒计数器是由双四位同步十进制加法计数器组成的六十进制计数器，其功能表如下
根据功能表，当1 脚cp脉冲为0，2脚EN下降时计数器做十进制加法计数，当个位计数到9，即1001时时钟清零，同时向引脚10即十位计数器的EN端送进一个下降脉冲，使十位计数器进一，当秒计数到60时，向分计时器送出一个脉冲信号，同时向秒计时器送清零信号，使秒计数清零。
分计时器的工作原理与秒计时器相同，其时钟脉冲来自于秒进位，其频率为1/60Hz。
时计时器的工作原理同秒计数器相似，但计时器单元应为24进制计数器，其时钟脉冲来自于分进位，其频率为1/3600Hz。
电路图如下：
3）译码显示驱动电路
译码显示电路的功能是将时、分、秒计数器输出的4位代码翻译并显示相应的十进制数的状态，通常译码器和显示器是配套使用的。
计数器实现了对时间的累计以8421BCD码形式输出，用CD4511电路将计数器的输出数码转换为LED-7数码管所需要的输出逻辑和一定的电流。
其译码显示过程为：把计时器的输出数码接到驱动译码电路的U14、U13上，把秒计数器产生的60进位的二进制信号译成断代码，并驱动数码管DS6、DS5显示秒的十位与个位。
、同理，U12、U11驱动数码管DS4、DS3显示分的十位与个位，U10、U9驱动数码管DS2、DS1显示时的十位与个位。
其电路图如下：
4）、校时电路
在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。
调节开关S1,S2分别对时、分、秒单独计数，计数脉冲由单次脉冲或联系脉冲输入。
校时电路由与非门和二个开关组成，实现时、分的校准。
在校时时，分采用等待校时，当正常读分时，S1接VCC，分脉冲送至计数器，使计数器读分，校分时，S1接地，与非门被封，暂停读分，待标准时到立即将S1接VCC即可。
时的校时和分的校时相同，当正常读时时，S2接VCC，时脉冲送至计数器，使计数器读时。
校时时，S2接地，与非门被封，暂停读时，当标准时到立即将S2接VCC即可校准。
其电路图如下：
六、设计总结
本次的数字时钟实验，让我对自己所学的知识得到了回顾。
它也让我充分发挥了对所学知识的理解和设计的书面表达能力。
这为今后自己进一步深化学习，积累了一定的宝贵经验。
撰写报告的过程是对专业知识的学习过程，它使我运用已有的专业基础知识，对其进行设计，分析和解决一个理论问题或实际问题，把知识转化为能力的实际训练。
本次的实验，让我发现理论必须用于实践，否则只是一张白纸。
此外只有理论水平提高了，才能更好的运用于实践。
另外，本次实验也考验了我的认真的态度。
只有做事拥有认真的态度与科学的方法，才能成功。
总的来说，这次设计的实验还是比较成功的，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。