51单片机内部资源简介
at89c51单片机的组成
at89c51单片机的组成AT89C51单片机是一种基于MCS-51架构的8位微控制器，由Atmel公司生产。
它是一种高性能、低功耗、易于编程和使用的单片机，广泛应用于各种嵌入式系统中。
AT89C51单片机的组成主要包括以下几个方面：1.中央处理器（CPU）：AT89C51单片机采用MCS-51架构的CPU，包括一个8位的累加器、一个16位的程序计数器、8个8位的通用寄存器、一个8位的状态寄存器和一些特殊功能寄存器。
CPU可以执行各种指令，包括算术、逻辑、移位、跳转、循环等指令，以实现各种功能。
2.存储器：AT89C51单片机包括ROM、RAM和EEPROM三种存储器。
ROM用于存储程序代码，RAM用于存储数据和临时变量，EEPROM用于存储非易失性数据。
其中，AT89C51单片机的ROM容量为32KB，RAM容量为1KB，EEPROM容量为128B。
3.定时器/计数器：AT89C51单片机包括两个16位的定时器/计数器，可以用于计时、计数、PWM输出等功能。
其中，定时器0和定时器1可以分别工作在13种不同的模式下，具有较高的灵活性和可编程性。
4.串行通信接口（UART）：AT89C51单片机包括一个串行通信接口，可以用于与其他设备进行数据通信。
UART支持多种波特率和数据格式，具有较高的可靠性和稳定性。
5.并行输入/输出口（PIO）：AT89C51单片机包括32个并行输入/输出口，可以用于连接各种外设和传感器。
PIO具有较高的驱动能力和灵活性，可以实现多种输入/输出模式。
6.中断控制器：AT89C51单片机包括一个中断控制器，可以用于处理各种中断事件。
中断控制器具有较高的优先级和可编程性，可以实现多种中断处理方式。
总之，AT89C51单片机具有较高的性能、灵活性和可编程性，可以广泛应用于各种嵌入式系统中。
它的组成包括CPU、存储器、定时器/计数器、串行通信接口、并行输入/输出口和中断控制器等部分，每个部分都具有特定的功能和优点。
单片机原理 第2章 MCS-51单片机体系结构
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
51单片机结构功能
51单片机结构功能51单片机是指基于Intel的8051微处理器为核心的单片机，其结构功能丰富，被广泛应用于各种嵌入式系统。
一、结构51单片机采用冯·诺依曼结构，具有指令存储器和数据存储器，其中程序存储器（ROM）用于存储程序和表格数据，而数据存储器（RAM）用于存储可变数据。
51单片机还具有特殊功能寄存器（SFR），这些寄存器专门用于控制和设置单片机的各种功能。
二、功能1、运算功能：51单片机具有8位运算器，可以进行算术、逻辑和位运算。
2、控制功能：51单片机具有丰富的控制指令，可以实现如条件转移、跳转、中断等功能，还可以进行定时器和计数器的控制。
3、通信功能：51单片机可以通过串行口实现串行通信，也可以通过并行口实现并行通信。
4、存储功能：51单片机内部具有少量的RAM和ROM存储器，同时还可以外接扩展存储器。
5、定时/计数功能：51单片机内部具有定时器和计数器，可以实现定时和计数的功能。
6、中断功能：51单片机具有多个中断源，可以实现多级中断控制。
7、输入/输出功能：51单片机具有多个输入/输出端口，可以实现多种输入/输出控制。
51单片机以其结构紧凑、功能丰富、易于使用等特点，被广泛应用于工业控制、智能家居、消费电子等领域。
C51单片机寄存器功能湖山网络广播系统设计方案一、概述随着科技的发展和数字化的普及，网络广播系统在各种场所扮演着越来越重要的角色。
湖山网络广播系统设计方案旨在满足湖山地区对高质量、高效的网络广播系统的需求。
该方案旨在构建一个稳定、可靠、易用的网络广播系统，以满足湖山地区在公共广播、紧急通知、日常资讯等方面的需求。
二、系统需求分析1、稳定性：系统应具备高度的稳定性，能够保证长时间的连续运行，避免因设备故障或网络问题导致的广播中断。
2、可靠性：系统应具备可靠的备份机制，确保在主设备出现问题时，备份设备能够迅速接管，保证广播的连续性。
3、易用性：系统应具备良好的用户界面，操作简单易懂，方便管理员进行配置和管理。
第2节-单片机内部主要部件
一、控制器
控制器由程序计数器、指令寄存器、指令译码器、 定时控制与条件转移逻辑电路等组成，对来自存储器 中的指令进行译码，通过定时电路，在规定的时刻发 出各种操作所需的控制信号，使各部分协调工作，完 成指令所规定的功能。
1、程序计数器 PC是一个16位的专用寄存器，用来存放下一条指 令的地址。CPU取指令时，PC的内容送到地址总线上。 从存储器取出一个指令码后，PC自动加1，指向下一条 指令，即CPU总是把PC的内容作为地址。51系列单片机 的寻址范围为64K，PC中数据范围是0000H～FFFFH，共 64K 。 单 片 机 上 电 或 复 位 时 ， PC 自 动 清 0 ， 装 入 地 址 0000H，保证单片机上电或复位后，程序从0000H开始 执行。
2．指令寄存器IR（Instruction Register） 指令寄存器是一个8位寄存器用于暂存待执行的指
令，等待译码。 3．暂存器TMP
用于暂存进入运算器的数据。 4．指令译码器ID（Instruction Decoder）
指令译码器是对指令寄存器中的指令进行译码，将 指令变为执行此指令所需要的电信号。根据译码器的输 出信号，再经时序电路定时产生执行该指令所需要的各 种控制信号。
一、单片机的RAM 8051单片机芯片中共有256个字节的RAM单元，其
中 128 个 字 节 被 专 用 寄 存 器 占 用 ， 用 户 使 用 的 只 是 前 128B，即通常所说的片内128B数据存储器，它可以用 来存放临时可读写的数据，但在单片机掉电时，RAM单 元所有数据将丢失。单片机对RAM的寻址空间可达64kB。
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY AC F0 RS1 RS0 OV F1
51单片机共有21个特殊功能寄存器
51单片机共有21个特殊功能寄存器在51单片机内部有一个CPU用来运算、控制，有四个并行I/O口，分别是P0、P1、P2、P3，有ROM，用来存放程序，有RAM，用来存放中间结果，此外还有定时/计数器，串行I/O口，中断系统，以及一个内部的时钟电路。
在单片机中有一些独立的存储单元是用来控制这些器件的，被称之为特殊功能寄存器(SFR)。
这样的特殊功能寄存器51单片机共有21个并且都是可寻址的列表如下(其中带*号的为52系列所增加的特殊功能寄存器)：分别说明如下：1、ACC---是累加器，通常用A表示这是个什么东西，可不能从名字上理解，它是一个寄存器，而不是一个做加法的东西，为什么给它这么一个名字呢?或许是因为在运算器做运算时其中一个数一定是在ACC中的缘故吧。
它的名字特殊，身份也特殊，稍后在中篇中我们将学到指令，可以发现，所有的运算类指令都离不开它。
自身带有全零标志Z，若A=0则Z=1;若A≠0则z=0。
该标志常用作程序分枝转移的判断条件。
2、B--一个寄存器在做乘、除法时放乘数或除数，不做乘除法时，随你怎么用。
3、PSW-----程序状态字这是一个很重要的东西，里面放了CPU工作时的很多状态，借此，我们可以了解CPU的当前状态，并作出相应的处理。
它的各位功能请看下表：4、DPTR(DPH、DPL)--------数据指针可以用它来访问外部数据存储器中的任一单元，如果不用，也可以作为通用寄存器来用，由我们自已决定如何使用。
分成DPL(低8位)和DPH(高8位)两个寄存器。
用来存放16位地址值，以便用间接寻址或变址寻址的方式对片外数据RAM或程序存储器作64K字节范围内的数据操作。
5、P0、P1、P2、P3--------输入输出口(I/O)寄存器这个我们已经知道，是四个并行输入/输出口(I/O)的寄存器。
它里面的内容对应着管脚的输出。
6、IE-----中断充许寄存器可按位寻址，地址：A8H●EA (IE.7)：EA=0时，所有中断禁止(即不产生中断);EA=1时，各中断的产生由个别的允许位决定●- (IE.6)：保留●ET2(IE.5)：定时2溢出中断允许(8052用)●ES (IE.4)：串行口中断允许(ES=1允许，ES=0禁止)●ET1(IE.3)：定时1中断允许●EX1(IE.2)：外中断INT1中断允许●ET0(IE.1)：定时器0中断允许●EX0(IE.0)：外部中断INT0的中断允许7、IP-----中断优先级控制寄存器可按位寻址，地址位B8H●- (IP.7)：保留●- (IP.6)：保留●PT2(IP.5)：定时2中断优先(8052用)●PS (IP.4)：串行口中断优先●PT1(IP.3)：定时1中断优先●PX1(IP.2)：外中断INT1中断优先●PT0(IP.1)：定时器0中断优先●PX0(IP.0)：外部中断INT0的中断优先8、TMOD-----定时器控制寄存器不按位寻址，地址89H●GATE ：定时操作开关控制位，当GATE=1时，INT0或INT1引脚为高电平，同时TCON 中的TR0或TR1控制位为1时，计时/计数器0或1才开始工作。
(最新整理)51单片机复习要点
定时/计数器1低字节 TH0 8CH
定时/计数器1高字节 TH1 8DH
P1口
P1
90H
97
96 95 94
93
92 91 90
电源控制
PCON 87H SMOD
GF1 GF0 PD IDL
串行口控制
SCON 98H
SM0 SM1 SM2 REN TB8 RB8 TI RI
9F
9E 9D 9C 9B 9A 99 98
9
片内RAM的低128字节单元
分为三个区域：
①寄存器区（ 00H～1FH ）
4组寄存器区，0组～3组。每组8个寄
存单元（每单元8位），以R0～R7作寄存
单元名，用于暂存运算数据和中间结果。
字
节
用PSW中的两位PSW.4和PSW.3来选择其中一
地
组寄存器区。
址
位地址
② 位寻址区 （ 20H～2FH）
(最新整理)51单片机复习要点
2021/7/26
1
2021/7/26
2
8051的主要硬件资源有：
◆8位CPU； ◆片内带振荡器，频率范围为1.2~12MHz； ◆256字节片内数据存储器RAM； ◆4KB片内程序存储器ROM； ◆程序存储器的寻址范围为64KB； ◆片外数据存储器RAM的寻址范围64KB； ◆4个8位的并行I/O接口：P0、P1、P2、P3； ◆1个全双工的串行I/O接口，可多机通信； ◆2个16位定时器/计数器：T0、T1； ◆5个中断源。
14
MCS-51单片机的引脚及功能
2021/7/26
40个引脚可分为4部分：
2个主电源引脚 2个外接晶体引脚 4个控制引脚 32个I/O引脚
AT89C51单片机的介绍——最常用的51芯片
AT89C51单片机的介绍——最常用的51芯片首先，我们来了解一下单片机的概念。
单片机（Microcontroller）是一种集成度非常高的电子器件，它集成了微处理器、存储器、输入输出端口和其他外设电路，并且能够完成特定的功能。
AT89C51正是其中一款，它被广泛应用于各种应用领域，如电子设备控制、通信、仪器仪表、家电、汽车电子等。
2.频率：AT89C51的工作频率通常在12至24MHz之间，具有高速运算和响应的能力。
它也支持低功耗模式，在低功耗模式下，芯片能够降低功耗以提高电池寿命。
3.存储器：AT89C51具有4KB的闪存存储器，用户可以通过编程将程序代码保存在闪存中。
此外，它还有128字节的RAM存储器，用于临时存储变量和其他数据。
4.输入输出：AT89C51具有32个通用IO引脚，可以实现与外部设备的数据交换。
它还具有三个定时器/计数器，可用于测量时间间隔、产生精确的时间延迟等。
5. 通信接口：AT89C51支持串行通信接口，包括UART（Universal Asynchronous Receiver Transmitter）和SPI（Serial Peripheral Interface）。
这使得芯片能够与其他设备进行通信，如PC、传感器、LCD屏幕等。
6.中断：AT89C51具有6个中断源，可以通过外部触发或软件触发来响应中断。
中断能够提高系统的实时性，使得单片机能够及时响应外部事件。
总的来说，AT89C51是一款功能强大、灵活的单片机芯片，它具有高性能、低功耗、丰富的通信接口和存储器容量。
由于其广泛应用和良好的兼容性，AT89C51成为工程师和电子爱好者们选用的主流单片机之一、无论是学习、开发原型还是进行实际应用，AT89C51都是一个理想的选择。
此外，AT89C51还拥有丰富的发展资源和社区支持。
厂商提供了相关的开发工具包和技术文档，以帮助开发者迅速上手并进行开发。
此外，互联网上充斥着大量的技术资料、电路图和源代码，可以供开发者参考。
51单片机的结构及其组成
51单片机的结构及其组成在前面的五节课当中，我们讲述的都是一些基础概念的知识，从这节开始，我们就正式的切入到我们所在学习的对象--51单片机。
学习单片机的内部结构之前，我们先了解下我们现在正在使用的计算机的几大组成部份：计算机的五个组成部份：运算器：用于实现算术和逻辑运算。
计算机的运算和处理都在这里进行；控制器：是计算机的控制指挥部件，使计算机各部份能自动协调的工作；存储器：用于存放程序和数据；（又分为内存储器和外存储器，内存储器就如我们电脑的硬盘，外存储器就如我们的U盘）输入设备：用于将程序和数据输入到计算机（例如我们电脑的键盘、扫描仪）；输出设备：输出设备用于把计算机数据计算或加工的结果以用户需要的形式显示或保存（例如我们的打印机）。
注：1、通常把运算器和控制器合在一起称为中央处理器（Central Processing Unit）,简称CPU。
2、通常把外存储器、输入设备和输出设备合在一起称之为计算机的外部设备。
上面讲的是我们的个人办公计算机，那么51单片机的内部又有些什么部件组成呢？1、中央处理单元（8位）数据处理、测试位，置位，复位位操作2、只读存储器（4KB或8KB）永久性存储应用程序，掩模ROM、EPROM、EEPROM3、随机存取内存（128B、128B SFR）在程序运行时存储工作变量和资料4、并行输入/输出口（I / O）（32条）作系统总线、扩展外存、I / O接口芯片5、串行输入/输出口（2条）串行通信、扩展I / O接口芯片6、定时/计数器（16位、加1计数）计满溢出、中断标志置位、向CPU提出中断请求，与CPU之间独立工作7、时钟电路内振、外振。
8、中断系统五源中断、2级优先。
结构特点：MCS-51系列单片机为哈佛结构（而非普林斯顿结构）1）内ROM：4KB2）内RAM：128B3）外ROM：64KB4）外RAM：64KB5）I / O线： 32根（4埠，每埠8根）6）定时/计数器：2个16位可编程定时/计数器7）串行口：全双工，2 根8）寄存器区：工作寄存器区、在内128B RAM中，分4个区，9）中断源：5源中断，2级优先10）堆栈：最深128B11）布尔处理机：位处理机，某位单独处理12）指令系统：五大类，111条上图就是我们要研究学习的对象，51单片机摧部结构图了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
TXD（串行口输出）
INT0（外部中断0输入） INT1 （外部中断1输入） T0（定时器0的外部输入）
T1 （定时器1的外部输入）
WR（片外数据存储器“写选通控制”输 出） RD （片外数据存储器“读选通控制”输 出）
P3口
二、P3口作为第二功能(内部硬件自动使Q=1) 此时引脚部分输入(Q=1、W=1) 。
单片机内部资源简介
1、整体简介 2、端口 3、定时器 4、串口 5、中断
MCS-51单片机的基本组成
片内资源 中央处理器CPU 程序存储器ROM 数据存储器RAM 并行I/O口 串行口 定时计数器 中断系统中断源
AT89S52 8位
STC89C52RC 8位
8KB
8KB
256B 4个P0—P3
P0口的每一位口线可驱动8个LS型TTL负载。
2. P1~P3口 • P1~P3口都是准双向口，作为输入用时，必须向相应的
端口写“1”； • P1~P3口内部有上拉电阻，其每一位口线可驱动4个LS
型TTL负载。
补充
“灌电流”与“拉电流”
• “灌电流”
“灌电流”与“拉电流”
• “拉电流”
P1、P3口的驱动能力有限，在低电平输出时， 一般也只能提供不到2mA的“灌电流”。
定时/计数器接口
一、定时/计数器的主要特性 1）STC89C52RC单片机三个16位的可编程定时/计数器：定时/计数器T0
和定时/计数器T1以及定时/计数器T2。
2）每个定时/计数器既可以对系统时钟计数实现定时，也可以对外部信 号计数实现计数功能，通过编程设定来实现。
3）每个定时/计数器都有多种工作方式，其中T0有四种工作方式；T1有 三种工作方式，T2有三种工作方式。通过编程可设定工作于某种方式。
4）每一个定时/计数器定时计数时间到时产生溢出，使相应的溢出位置 位，溢出可通过查询或中断方式处理。
二、 定时/计数器T0、T1的结构及工作原理
内部硬件自动使“控制” =1。
①P0口用作输出地址/数据总线。
② P0引脚输出地址/输入数据
输入信号是从引脚通过输入缓冲器进入内部总线。 此时，CPU自动使MUX向下，并向P0口写“1”，“读引脚”控制
信号有效，下面的缓冲器打开，外部数据读入内部总线。
P1 口它由一个输出锁存器、两个三态输入缓冲器和输
1) P口用作输出口时 CPU发出控制电平“0”（即：硬件自动使“控制” =0）封锁“与门”， 将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器的输出端 Q与 场效应管T2栅极接通。
2) P0口用作输入口时
输入时----分读引脚或读锁存器。 读引脚：由传送指令(MOV)实现。
下面的缓冲器2用于读端口引脚数据，当执行一条由端 口输入的指令时，读脉冲把三态缓冲器2打开，这样端 口引脚上的数据经过缓冲器读入到内部总线。
第1步：输入时，先 向锁存器“写”1。指 令为：SETB P0.n 或：
MOV P0，#0FFH
“读引脚”信号有效，缓 冲器2打开
11
0 0
T2截止
第2步：引脚信号
① P0口用作输入口时
② 输入时----分读引脚或读锁存器 读锁存器：有些指令 如：ANL P0，A 称为“读-修
改-写” 指令， 需要读锁存器。 缓冲器1用于读端口锁存器数据。
例如：P3.0作为 串行口输入
P3口
P3口作为第二功能(Q=1) 部分输出(Q=1、W 输出) 。
例如：P3.1 作为串行口 输出
端口的负载能力和接口要求
1. P0口
P0口的输出级无上拉电阻。当输出要去驱动NMOS（N沟 道增强型场效应管）等负载时，需外接上拉电阻，这时 才有高电平输出；作为输入用时，需向端口写“1”；作 为地址/数据总线用时，无需外接上拉电阻。
512B +P4
1 3个16位 8个，两级
1 3个16位 8个，4级
P0口
下图为P0口的某位P0.n(n=0~7)结构图，它由一个输出锁存器、
两个三态输入缓冲器和输出驱动电路及控制电路组成。 P0口既可以作为I/O用，也可以作为地址/数据线用。
三态缓冲器
与门
多路开关
一、P0口作为一般I/O口使用
出驱动电路组成----准双向口。
P2口
1)P2口作为普通I/O口
CPU发出控制电平“0” ，使多路开关MUX倒向锁存器输出Q端，构成一个准双 向口。其功能与P1相同。
P2口
2）P2口作为地址总线
在系统扩展片外程序存储器扩展数据存储器且容量超过256B (用MOVX @DPTR指令)时，CPU发出控制电平“1”，使多路开关 MUX倒向内部地址线。此时，P2输出高8位地址。
准双向口
从图中可以看出，在读入端口数据时，由于输出驱动FET并接 在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产 生误读。所以在端口进行输入操作前，应先向端口锁存器写 “1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就 是所谓的准双向口。
二、 P0口作为地址/数据总线使用
在系统扩展时，P0端口作为地址/数据总线使用时。 执行“MOVX”指令或 EA =0 时执行“MOVC”可提供400A的电流（“拉电流”）；当其 输出低电平（0.45V）时，则可提供3mA左右 的“灌电流”。
P1、P2、P3口的每一位只能驱动4个LSTTL， 即可提供的电流只有P0口的一半。 所以，任何一个口要想获得较大的驱动能 力，只能用低电平输出。
P3口
P3口是多功能端口。 一、作通用I/O口用：①输出：当W=1时（由内部硬件自动置W为高电平），
输出Q端的信号（即输出内部数据）
②输入时：先向端口写“1”，即锁存器Q端为“1”。
P3口
P3口的第二功能
口线 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6
P3.7
替代的第二功能
原因：
如果此时该端口的负载恰是一个晶体管基极，且原端口输出值 为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直 接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。 现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就 为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生 的错误。