CMOS工艺
超大规模集成电路设计 集成电路制作工艺：CMOS工艺
通过改进制程技术和优化工艺参数，降低芯片静 态功耗，提高能效比。
新型CMOS工艺的研究与开发
新型材料的应用
异构集成技术
研究新型半导体材料，如碳纳米管、 二维材料等，以实现更高的性能和更 低的功耗。
研究将不同类型的器件集成在同一芯 片上的技术，以提高芯片的功能多样 性和集成度。
新型制程技术
探索新型制程技术，如自对准技术、 无源元件集成技术等，以提高芯片集 成度和降低制造成本。
高可靠性
CMOS电路的开关速度较 慢，减少了电路中的瞬态 电流和电压尖峰，提高了 电路的可靠性。
集成度高
CMOS工艺可以实现高密 度的集成电路，使得芯片 上可以集成更多的器件和 功能。
稳定性好
CMOS工艺的输出电压与 输入电压的关系较为稳定， 具有较好的线性度。
CMOS工艺的应用领域
计算机处理器
CMOS工艺广泛应用于计 算机处理器的制造，如中 央处理器（CPU）和图形 处理器（GPU）。
可靠性挑战
随着集成电路集成度的提高，CMOS工艺面临着 可靠性方面的挑战，如热稳定性、电气性能、可 靠性等。
解决方案
采用先进的材料和制程技术，如高k介质材料、金 属栅极材料、应力引入技术等，以提高集成电路 的可靠性和稳定性。
环境问题与解决方案
环境问题
CMOS工艺中使用的化学物质和制程过程中产生的废弃物对环境造成了影响。
同性的刻蚀。
反应离子刻蚀（RIE）
02
结合等离子体和化学反应，实现各向异性刻蚀，特别适合于微
细线条的加工。
深反应离子刻蚀（DRIE）
03
一种更先进的刻蚀技术，能够实现深孔和槽的加工，广泛应用
于三维集成电路制造。
CMOS工艺
CMOS工艺英文全称是Complementary Metal Oxide Semiconductor ，互补金属氧化物半导体。
是设计集成电路（模拟IC）最常用的一种工艺。
其中C表示互补，MOS指的
是NMOS和PMOS。
在稳态时只有一种MOS导通，因此基本无直流电流，静态功耗极低！将NMOS器件和PMOS器件同时制作在同一硅衬底上，NMOS制作在P型硅衬底，PMOS制作在N阱里面。
CMOS工艺也细分很多种，不同代工厂的CMOS工艺不完全一样。
为什
么叫互补？NMOS和PMOS在物理特性上是互补的；NMOS参与导电的载流子是电子，PMOS参与到导电的载流子是空穴；NMOS高电平开启，PMOS低电平开启；
深井工艺现在一般存在于BCD工艺中，作为浅掺杂的高压井使用，当然在CMOS工艺中增加deep NWell是隔离NMOS非常好的一个选择。
cmos工艺流程
cmos工艺流程《CMOS工艺流程》CMOS工艺是一种常见的半导体制造工艺，用于制造集成电路芯片。
CMOS工艺流程是制造CMOS集成电路芯片的一系列步骤和技术，它包括了晶圆制备、光刻、沉积、腐蚀、离子注入、氧化、退火等多个步骤。
首先，在CMOS工艺流程中，晶圆制备是第一步。
晶圆是用来制作集成电路芯片的基础材料，一般是由硅材料制成的圆形薄片。
在晶圆制备过程中，需要对晶圆进行去杂质、光洁处理以及刻蚀等多个步骤，以确保制造出来的芯片品质良好。
其次，光刻是CMOS工艺流程中的重要步骤之一。
光刻是利用光刻胶和掩模来形成芯片上不同结构的技术。
通过光刻工艺，可以将芯片上的电路图形转移到光刻胶上，然后再进行蚀刻等步骤，最终形成所需要的电路结构。
此外，沉积和腐蚀是用来形成芯片上不同金属层和绝缘层的工艺步骤。
通过沉积技术，可以将金属或绝缘材料沉积到晶圆表面形成所需的结构，而腐蚀则是通过控制化学反应的方式去除掉不需要的材料。
另外，在CMOS工艺流程中，离子注入是用来调制晶体材料电学特性的一种方法。
通过向晶圆表面注入掺杂剂，可以改变晶体材料的导电性能，从而形成不同类型的晶体材料。
最后，氧化和退火是用来形成绝缘层和修复晶圆晶格缺陷的工艺步骤。
通过氧化技术，可以在晶圆表面形成绝缘层，以隔离不同电路结构。
而通过退火技术，可以修复晶格缺陷，提高晶圆的品质。
综上所述，CMOS工艺流程是一种复杂而又精密的制造工艺，它是制造CMOS集成电路芯片的重要基础。
随着半导体技术的不断发展，CMOS工艺流程也在不断改进和完善，以满足人们对更高性能集成电路芯片的需求。
cmos集成电路的基本制造工艺
cmos集成电路的基本制造工艺CMOS集成电路的基本制造工艺CMOS（Complementary Metal-Oxide-Semiconductor）集成电路是一种在电子设备中广泛使用的技术。
它使用了CMOS制造工艺来制造集成电路的核心部件。
本文将介绍CMOS集成电路的基本制造工艺。
1. 硅片制备CMOS集成电路的制造过程始于硅片的制备。
硅片是一个纯净的硅晶体，它通常具有圆形或方形的形状。
制备硅片的主要步骤包括：清洗硅片表面、沉积氧化层、扩散掺杂、增厚氧化层等。
这些步骤的目的是为了获得一个纯净的硅基片，并在其表面形成氧化层以保护硅片。
2. 掩膜制作掩膜制作是CMOS制造工艺中的关键步骤之一。
它是通过在硅片表面涂覆光刻胶，并使用掩膜模板进行曝光和显影，来形成电路的图案。
掩膜制作的目的是将电路的结构和层次图案化到硅片表面。
3. 硅片刻蚀硅片刻蚀是为了去除掉掩膜未覆盖的部分。
在刻蚀过程中，掩膜会保护住部分硅片，而未被掩膜保护的硅片会被化学溶液或等离子体腐蚀掉。
通过控制刻蚀时间和刻蚀剂的浓度，可以控制刻蚀的深度，从而形成电路的结构。
4. 氧化层形成氧化层是CMOS制造工艺中的常用材料之一。
通过氧化层的形成，可以为电路提供绝缘层和保护层。
氧化层的形成通常是通过将硅片暴露在氧化气氛中，使硅表面的硅原子与氧气发生反应，形成二氧化硅薄膜。
5. 金属沉积金属沉积是为了形成电路中的金属导线和连接器。
常用的金属材料包括铝、铜等。
金属沉积的过程中，金属原子会被沉积在硅片表面，并通过一系列化学反应和物理处理来形成金属导线。
6. 清洗和封装在CMOS制造工艺的最后阶段，还需要对制造的芯片进行清洗和封装。
清洗的目的是去除制造过程中产生的杂质和残留物，以保证芯片的质量。
封装则是将芯片封装在塑料或陶瓷封装中，以提供保护和连接芯片的功能。
总结起来，CMOS集成电路的基本制造工艺包括硅片制备、掩膜制作、硅片刻蚀、氧化层形成、金属沉积、清洗和封装等步骤。
第3讲 CMOS工艺步骤和版图
3.多晶（Poly）
现代CMOS工艺一般采用“硅栅自对准”工艺，即采用多
晶硅材料制作MOS管的栅极，制作次序是先在栅氧化层
（active）上淀积多晶硅，然后再注入N+或P+离子。
Ploy除用于制造MOS管的栅极以外，在模拟CMOS工艺中 还用来制作电阻和电容。
多晶还可以作为导线,实现短距离连接.
连接
.
绝缘层不需要画 在版图中. 制造工艺已定,制 造者决不会忘记 制造绝缘层.
5.接触孔
接触孔（Contact）用于连接金属和半导体材
料，包括金属和Poly，金属和N+（P+）的连
接。
金属与POLY的接触孔版图
金属与N+/P+的接触孔
注意:金属不能与低掺杂的衬底或阱直接连接, 必须经N+或P+过渡,形成欧姆接触.
foxfox有源区有源区有源区场氧化区场氧化区衬底有源区与场区具有几何互补关系有源区以外的区域都是场区因此版图中只需要提供有源区的位置和图形
第3讲 CMOS工艺步骤 和版图
IC设计者需要的工艺知识
IC者的任务是向芯片制造厂提交版图.
版图与制造工艺有比较密切的关系.
本节学习重点是理解版图与工艺的关系.
达9层。最下方，即最靠近半导体材料的金属层是Metal1 层，从下往上，依次为Metal1 、Metal2 、Metal3等。
6.通孔
金属与金属之间的连接使用通孔via.其中via1连接金属1和
金属2,via2连接金属2和金属3.
每种通孔都是独立的层.
7.钝化开窗层.
芯片顶层有较厚的绝缘层(glass层),但压焊点处需开窗.
第2章第3讲CMOS工艺
nMOS晶体管的制造流程
通过扩散或离子 注入的方式，整 个硅表层就会被 高浓度的杂质所 掺杂，形成源区 和漏区
用一层SiO2绝缘 层覆盖整个表面
nMOS晶体管的制造流程
对绝缘的氧化 层成型得到源 极和漏极的接 触孔
氧化层
2、制作n阱
n阱
p 型衬底
• 热氧化形成初始氧化层作为阱区注入的掩蔽层 • 在氧化层上开出n阱区窗口 • 注磷在窗口下面形成n阱 • 退火和阱区推进
3、场区氧化
LOCOS工艺具体步骤 生长薄层SiO2缓冲层 淀积氮化硅 刻掉场区的氮化硅和 缓冲氧化层 场区注入 热氧化形成场氧化层
nn阱阱 p 型衬底
NMOS器件阈值电 压统计结果 • 器件阈值分布的标 准差减小
横向沟道工程：HALO掺杂结构
• 横向高掺杂区可以抑制源漏pn结耗尽区向沟 道内的扩展，减小短沟效应
• Halo结构可以利用大角度注入实现
横向沟道工程： POCKET掺杂结构
4、n＋、p＋两种硅栅
在CMOS电路中希望NMOS和PMOS的性能对称，这样有 利于获得最佳电路性能 使NMOS和PMOS性能对称很重要的一点是使它们的阈值 电压绝对值基本相同 在同样条件下，如果NMOS和PMOS都选用n+硅栅，则 PMOS的负阈值电压绝对值要比NMOS的阈值电压大很多 PMOS采用p＋硅栅减小其阈值电压的绝对值，从而获得 和NMOS采用n＋硅栅对称的性能
表层蒸发覆盖 一层铝，形成 互连线
nMOS晶体管的制造流程
将金属层成型并刻蚀，其表层形成了MOS管的互连
2. N阱CMOS工艺流程
• 衬底硅片选择 • 制作阱 • 场区氧化 • 形成硅栅 • 形成源、漏区 • 制作互连线
cmos集成电路工艺的大致步骤
cmos集成电路工艺的大致步骤CMOS（Complementary Metal-Oxide-Semiconductor）集成电路工艺是一种制造集成电路的常用工艺。
下面介绍CMOS集成电路工艺的大致步骤。
首先，制备单晶硅。
单晶硅是CMOS集成电路的基础材料。
在制备单晶硅之前，需要在硅片上形成一个氧化层，称为硅背面的保护层。
然后，使用化学腐蚀或机械磨削的方法将硅片的一个表面做成光滑的，这一面被称为取样面。
接下来，将硅片放入高温炉中，在高温下通过化学气相沉积（CVD）或热分解反应，使硅原子重新排列成为单晶结构，形成单晶硅。
第二步，形成场效应晶体管（MOSFET）。
在硅片上的一层绝缘层上，使用光刻和蚀刻工艺形成形成了沉积原料（多晶硅或金属）的通道区域和源极、漏极。
接下来，在通道区域上形成控制门极层，通常由多晶硅制成。
通过控制掺杂和退火工艺，形成了MOSFET的结构。
第三步，形成互连层。
互连层是将各个元件和器件连接在一起的重要层。
通过光刻和蚀刻工艺，在互连层上形成了铜或铝等金属导线。
接下来，使用化学机械研磨（CMP）工艺将金属导线表面的不平整部分平整化，以确保连接的良好质量。
第四步，形成金属引脚。
在最上面的互连层上，使用光刻和蚀刻工艺形成金属引脚。
这些引脚是与外部设备和器件连接的通道，为集成电路的输入和输出提供接口。
最后一步，进行封装和测试。
在制造工艺的最后阶段，将芯片通过芯片封装技术封装到塑料或金属外壳中，以保护芯片。
然后进行电性能测试，以确保芯片的质量和功能。
总的来说，CMOS集成电路工艺经历了单晶硅制备、MOSFET形成、互连层和金属引脚制造以及封装和测试等阶段。
这些步骤是制造高性能CMOS芯片不可或缺的环节。
了解这些步骤对于理解CMOS集成电路工艺的流程和原理以及相关技术的应用具有重要的指导意义。
cmos工艺流程
cmos工艺流程
《CMOS工艺流程》
CMOS工艺流程是集成电路制造中常用的一种工艺流程，它
由N型金属氧化物半导体场效应晶体管（NMOS）和P型金
属氧化物半导体场效应晶体管（PMOS）组成。
CMOS工艺流
程主要用于制造数字集成电路和大规模集成电路。
CMOS工艺流程包括晶圆制备、沉积、光刻、蚀刻、扩散、
离子注入、金属化和封装等步骤。
首先是晶圆制备，通过切割硅原料得到大尺寸硅晶圆，再经过精细加工和清洗得到表面平整、无瑕疵的硅晶圆。
接下来是沉积，即将氧化层、硅层、金属层等材料沉积到硅晶圆上，形成各种必要结构。
之后是光刻，通过照射光源和掩膜，在硅片表面形成要制作的结构。
蚀刻则是用酸碱溶液溶解掉未被光照覆盖的部分，留下目标结构。
扩散是将杂质掺入硅片，改变硅片的导电性能。
离子注入则是用离子轰击硅片表面，改变硅片的电性能。
最后是金属化，将金属导线沉积到硅片表面，连接各个部件。
最终是封装，将芯片封装在塑料外壳中，以防尘、潮湿和机械损伤。
CMOS工艺流程具有制造成本低、功耗小、噪声小的优点，
所以被广泛应用于集成电路的制造中。
随着技术的不断进步，CMOS工艺流程也在不断改进和完善，以满足人们对集成电
路性能和功能需求的不断提高。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
漏极(D)43;
p+
N型硅基板
半 导 体 基 板
MOS晶体管的动作
MOS晶体管实质上是一种使 电流时而流过，时而切断的开关
9
源极(S) 栅极(G)
源极
栅极
漏极
漏极(D)
源极 漏极
VG=0 VS=0 VD=0
栅极电压为零时，存储在 源漏极中的电子互相隔离
10
源极(S) 栅极(G)
漏极(D)
VG=3.3V VS=0 VD=0
栅极电压为3.3V时，表面的 电位下降，形成了连接源漏 的通路。
3.3V
++++++++
11
源极(S) 栅极(G)
漏极(D)
VG=3.3V VS=0 VD=3.3V
更进一步，在漏极加上3.3V的 电压，漏极的电位下降，从源 极有电子流向漏极，形成电流。 （电流是由漏极流向源极）
1. 双极集成电路的基本工艺 2. 双极集成电路中元件结构
1
E
B
C
S
P+
n+
p
n+-BL
n+
P+ n-epi P-Si
2
A
E B
C
S
P+ n-epi
n+
p
n+
P+
tepi-ox xmc xjc TBL-up
Tepiepi T
n+-BL
P-Si P-Si
A’
四层三结结构的双极晶体管
3
E C
B
4
5
3. 场区氧化：
N-well N-well
场区氧化（湿法氧化）
去除氮化硅薄膜及有源区SiO2
27
掩膜3： 光刻多晶硅
多晶硅栅极
N-well
栅极氧化膜
N-well
去除氮化硅薄膜及有源区SiO2
♣ 生长栅极氧化膜 淀积多晶硅
N+ P-Si N+ P+ P+
N-well
光刻多晶硅
28
N-well
去胶
33
掩膜6 ：光刻接触孔 N-well
N+
磷硅玻璃（PSG)
N+
P+
P+
N-well
1、淀积PSG. 2、光刻接触孔 3、刻蚀接触孔
N+ P-Si N+ P+ P+
N-well
34
掩膜6 ：光刻接触孔
N+ P+ P+
N+
N+
N+
P+
P+
N-well
N-well
淀积PSG
光刻接触孔
N+
N+
P+
划片
42
•金丝
•劈
•加热
压
焊
43
三、后部封装 （在另外厂房）
44
45
46
47
Si3N4
P+
SiO2
I-Si
N+-Si-Sub
B+
P陷 I-Si
N陷
N+-Si-Sub
N I-Si
N+-Si-Sub
48
N-well
生长栅极氧化膜
淀积多晶硅
多晶硅光刻版
N-well
N-well
涂胶、光刻
多晶硅刻蚀
29
掩膜4 ：Ｎ+区光刻 N-well
N+
N+
N-well
1、N+区光刻 2、离子注入Ｎ+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶
N+ P-Si N+ P+ P+
N-well
30
Ｎ+
N-well
18
19
2．N阱光刻：
涂胶
光源
腌膜对准
曝光
显影
20
21
刻蚀（等离子体刻蚀）
去胶
3．N阱掺杂：
N+
N-well
磷掺杂（离子注入）
去除氧化膜
22
23
离子源
离子束
高压 电源
电流 积分 器
24
掩膜2： 光刻有源区 N-well
有源区：nMOS、PMOS 晶体管形成的区域
SiO2隔离岛
N-well
磷离子注入
N+
N+
N-well
去胶
31
掩膜5 ：Ｐ+区光刻 N-well
N+
N+ P+ P+
N-well
1、P+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶
N+ P-Si N+ P+ P+
N-well
32
P+
N+
N+
N-well
硼离子注入
N+
N+
P+
P+
N-well
S
VIN
VDD
VOUT VS
S
VIN
VDD
P+ N+ P-
N+
P+
P+ N+
P+ N+
N+
P+ N-
P+ N+
P+ N+ P-
N+ I-Si
P+
P+ N+ N-
N-Si
P-Si
N+-Si
15
N阱CMOS工艺的主要流程
N阱 的形成 隔离岛(LOCOS)的形成 （ Local Oxidation of Silicon)
3.3V 3.3V
++++++++
电流
12
源极(S) 栅极(G)
漏极(D)
VG=0V VS=0V VD=3.3V
5V
漏极保持3.3V的电压，而将栅 极电压恢复到0V，这时表面的 电位提高，源漏间的通路被切 断。
13
CMOS 工艺流程
14
P阱工艺
N阱工艺
双阱工艺
VOUT VS
S
VIN
VDD
VOUT VS
♣ 淀积氮化硅
光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
N+ P-Si N+
P+
P+
N-well
25
1. 淀积氮化硅：
N-well
N-well
氧化膜生长（湿法氧化）
氮化硅生长
2. 光刻有源区：
有源区光刻版
N-well
N-well
涂胶
对版曝光
26
N-well
N-well
显影
氮化硅刻蚀、去胶
栅极电极 的形成
阈值 调节
源极、漏极 的形成
绝缘层 的形成
接触孔 的形成
铝布线 的形成
16
掩膜1： N阱光刻 N-well N-well
N-well P-Si-衬底
N+ P+
P+
N+
N+ P+
N
P-Si
17
具体步骤如下： 1．生长二氧化硅（湿法氧化）：
SiO2
Si-衬底
Si(固体)+ 2H2O SiO2（固体）+2H2
MOS集成电路的工艺
MOS集成电路的中的器件结构
6
MOSFET
7 MOS晶体管
单极型 晶体管（N沟MOSFET)
源极(S)
栅极(G)
ID
非饱和区
饱和区
VG
漏极(D)
栅极（金属）
源极
VD
绝缘层（SiO2）
漏极
n+
n+
P型硅基板
半 导 体 基 板
8
源极(S) 栅极(G)
P沟MOS晶体管的基本结构
Ti/Al - Cu/Ti/TiN Polysilicon dielectric
39
Interconnect Impact on Chip
40
掩膜8 ：刻钝化孔
Circuit
CHIP
PAD
41
三、后部封装 （在另外厂房）
（1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）所封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装
P+
N+
N+
P+
P+
N-well
N-well
刻蚀接触孔
去胶
35
36
掩膜7 ：光刻铝线 N-well
N+
NP+ P+ P+
N-well
1、淀积铝. 2、光刻铝 3、去胶
37
铝线
PSG 场氧 栅极氧化膜
N+ N+ P+ P+
P+区
N+区 N-well P-型硅极板 多晶硅
N-well
38
Example: Intel 0.25 micron Process 5 metal layers