ch7-2009北邮数电
北京邮电大学《电子电路》考研真题2009年
北京邮电大学《电子电路》考研真题2009年(总分：66.00，做题时间：90分钟)一、{{B}}选择题{{/B}}(总题数：1，分数：6.00)稳压管2CW22、2CW20的稳压值的电压温度系数分别为-0.05%/℃，0.095%/℃，在下图中的______、______接法能起到减小温度对稳压值的影响。
A． B． C．（分数：6.00）A.B. √C.解析：A.B.C. √解析：(3).集成运放的输入失调电压U IO是______。
• A.两个输入端电压之差• B.输入端都为零时的输出电压• C.输出端为零时输入端的等效补偿电压（分数：1.50）A.B.C. √解析：(4).电路如下图所示，欲使后级c点向前级引入负反馈，则应______。
• A.c端和b端连接• B.c端和d端连接• C.c端和a端连接（分数：1.50）A.B.C. √解析：二、{{B}}判断题{{/B}}(总题数：6，分数：9.00)1.输入电阻、输出电阻、增益、频率响应和非线性失真是衡量放大电路品质优劣的主要性能指标。
（分数：1.50）A.正确√B.错误解析：2.共集电路又称为电压跟随器；共基电路又称为电流跟随器。
（分数：1.50）A.正确√B.错误解析：3.改善放大电路低频响应的方法是采用直接耦合放大电路；改善高频响应的较好方法是采用共基电路。
（分数：1.50）A.正确√B.错误解析：4.用一定频率的方波信号去测试某放大电路的频率响应，若方波响应很好，则电路的频带较宽。
（分数：1.50）A.正确√B.错误解析：5.放大电路的图解分析法是针对电子器件的非线性特性的一种直观的信号分析方法。
（分数：1.50）A.正确√B.错误解析：6.在串联负反馈电路中，信号源内阻R s的值越小，反馈效果越好。
（分数：1.50）A.正确√B.错误解析：三、{{B}}计算题{{/B}}(总题数：3，分数：51.00)电路如图1所示，要求：图1（分数：16.00）(1).按图中给出的u i正方向给出u o的极性（分数：4.00）___________________________________________________________ _______________________________正确答案：(u o极性如图2所示。
精选北航通信电路原理ch074资料PPT课件
7.5.2 工艺特点与频率范围
▪模拟型--双极性电路（0~50MHz）： •NE565（<500KHz）； •NE560NE562（<30MHz）； •NE564（<50MHz）。
▪数字型： •双极性电路（0~250MHz）； •CMOS电路（0~25MHz）。
13.11.2020
《通信电路原理》--北航06年
（1）空间信号的基本特性
•卫星或其它宇宙飞行器向地面发回的信号通常都较微弱。
•频率漂移严重（因存在多普勒效应与振荡器中心频率不 稳）。例如：频率为100MHZ，多普勒频移为±3KHz。
•信标信号本身频带宽度较窄。例如：为6Hz左右。
•若使用普通接收机，带宽为6KHz左右。接收机带宽比信 号带宽大1000倍，接收的噪声大1000倍，很微弱的信号被 淹没。
•锁相接收机的中频频率可以跟踪接收信号频率的漂移，而 且带宽又很窄，故又称为“窄带跟踪滤波器”。
13.11.2020
《通信电路原理》--北航06年
10
7.6.2 窄带跟踪滤波器--载波跟踪环（续1）
（2）方框原理图 ▪本地标准中频参考信号 f4 ，是高度稳定的。 ▪混频器输出中频信号的频率与本地中频参考信号的频率相等。 ▪f1有漂移，f2 跟踪 f1 的漂移。 ▪PLL电路设计为窄带（6Hz），故又称为“窄带跟踪滤波器” 。
▪数字锁相环路有如下特点：
1、全部或部分采用数字电路。受干扰的影响比模拟电路小， 使工作的可靠性提高。
2、易于采用大规模集成电路。
3、在全数字锁相环路中，时钟源通常不直接受控，这将有 利于提高环路的性能。
4、应用全数字锁相环路，在一定范围内可以消除类似于模 拟锁相环路中压控振荡器控制特性的非线性、环路滤波器 传输函数的不稳定等的影响，从而改善锁相环路的性能。
北京邮电大学数电实验报告
北京邮电大学数字电路与逻辑设计实验发光二极管走马灯的电路设计与实现实验报告学院：信息与通信工程学院班级：27姓名：付莹学号：班内序号：23【实验目的】（1）进一步了解时序电路描述方法;（2）熟悉状态机的设计方法。
【实验所用仪器及元器件】（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
【实验任务要求】设计并实现一个控制8个发光二极管亮灭的电路，仿真验证其功能，并下载到实验板测试。
（1）单点移动模式：一个点在8个发光二极管上来回的亮（2）幕布式：从中间两个点，同时向两边依次点亮直到全亮，然后再向中间点灭，依次往复。
【实验设计思路及过程】（1）设计思路实验要求有两个，一个是单点移动模式，一个是幕布式。
通过CASE-WHEN 语句实现走马灯的变化。
分别定义一个8个变量的数据类型和一个13变量的数据类型，表示一个周期内的灯的变化，并设计一个变量在两种状态间进行切换。
此时，需要把所有状态罗列到case-when中去。
（2）VHDL代码LIBRARY IEEE;USE ABC ISPORT(A,CLK,RESET:IN STD_LOGIC;DENG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ABC;ARCHITECTURE A OF ABC ISTYPE STATE_TEMP is(s0,s1,s2,s3,s4,s5,s6,s7);TYPE STATE_TEMP1 is(s0,s1,s2,s3,s4,s5,s6,s7,s00,s01,s02,s03,s04,s05);signal STATE:STATE_TEMP;signal STATE1:STATE_TEMP1;BEGINPROCESS(CLK,RESET)BEGINIF RESET='1' THENDENG<="00000000";ELSIF(CLK'EVENT AND CLK='0')THENIF A='0'THEN --KAIMUSHICASE STATE1 ISWHEN s0 => STATE1<=s1;DENG<="";WHEN s1 => STATE1<=s2;DENG<="01000000";WHEN s2 => STATE1<=s3;DENG<="00100000";WHEN s3 => STATE1<=s4;DENG<="00010000";WHEN s4 => STATE1<=s5;DENG<="00001000";WHEN s5 => STATE1<=s6;DENG<="00000100";WHEN s6 => STATE1<=s7;DENG<="00000010";WHEN s7 =>STATE1<=s00;DENG<="00000001";WHEN s00=>STATE1<=s01;DENG<="00000010";WHEN s01=>STATE1<=s02;DENG<="00000100";WHEN s02=>STATE1<=s03;DENG<="00001000";WHEN s03=>STATE1<=s04;DENG<="00010000";WHEN s04=>STATE1<=s05;DENG<="00100000";WHEN s05=>STATE1<=s0;DENG <="01000000";END CASE;ELSECASE STATE ISWHEN s0 => STATE<=s1;DENG<="00011000";WHEN s1 => STATE<=s2;DENG<="00111100";WHEN s2 => STATE<=s3;DENG<="01111110";WHEN s3 => STATE<=s4;DENG<="";WHEN s4 => STATE<=s5;DENG<="01111110";WHEN s5 => STATE<=s6;DENG<="00111100";WHEN s6 => STATE<=s7;DENG<="00011000";WHEN s7 => STATE<=s0;DENG<="00000000";END CASE;END IF;END IF;END PROCESS;END A;【仿真波形及分析】1.仿真波形(1)单点移动式（2）幕布式（3）复位信号2.波形分析（1）单点移动式由图可以看出，当A为0时程序实现单点移动功能，如图所示DENG[7]开始亮，之后依次为DENG[6], DENG[5], DENG[4], DENG[3], DENG[2],DENG[1], DENG[0],然后DENG[1]也开始亮，依此类推，实现了功能要求（2）幕布式由图可以看出，当A为1时，如图所示，先是中间的两个灯DENG[4], DENG[5]亮，然后扩展到四个灯亮DENG[3]至DENG[6]亮，接下来是DENG[2]~DENG[7]亮，最后全亮，接着DENG[2]~DENG[7]亮，继而循环下去。
北京邮电大学《电子电路》真题2009年
北京邮电大学《电子电路》真题2009年(总分：61.00，做题时间：90分钟)一、{{B}}选择题{{/B}}(总题数：18，分数：40.00)1.(473)10的BCD码是______。
• A.010*********• B.111011010• C.110001110011• D.010*********（分数：2.00）A. √B.C.D.解析：2.触发器的时钟输入的作用是______。
• A.复位• B.使输出状态取决于输入控制信号• C.置位• D.改变输出状态（分数：2.00）A.B. √C.D.解析：3.一个8位移位寄存器的移位脉冲的频率是1MHz，将8位二进制数并行地移入这个移位寄存器需要______。
• A.经过8个触发器的传输延迟时间• B.8μs• C.经过1个触发器的传输延迟时间• D.1μs（分数：2.00）A.B.C.D. √解析：4.在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为______。
• A.16• B.4• C.8• D.2（分数：2.00）A.B.C.D. √解析：5.已知，其中+ABCD=0，化简后的逻辑函数为______。
A．B． C． D．（分数：2.00）A.B.C.D. √解析：6.如图所示正脉冲的脉冲宽度、脉冲重复频率、脉冲占空比为______。
• A.t p、1/T、t p/T• B.t p、1/T、t p/(T-t p)• C.t p、1/T、(T-t p)/r• D.t p、T、t p/(T-t p)（分数：2.00）A. √B.C.D.解析：7.若用万用表测试图所示晶体管开关电路，当晶体管截止时，测得的基极和集电极电位应是______。
• A.u BE=0.6V，u CE=1.5V• B.u BE=0V，u cE=2.5V• C.u BE=0.7V，u CE=0.3V• D.u BE≤0V，u CE=3.2V（分数：2.00）A.B. √C.D.解析：8.如图所示电路中，当波形E1、E2及E3为已知时，输出F的序列为______。
北京邮电大学2009年各专业录取分数
608
594
600
工程管理
2
608
605
607
信息管理与信息系统
电子商务
市场营销
经济学
会计学
国际经济与贸易
英语
数学类
5
622
591
610
应用物理学
2
604
602
603
总计（理科）
99
641
591
619
市场营销（文科）
国际经济与贸易（文科）
2
556
550
553
公共事业管理（文科）
法学（文科）
1
549
549
549
英语（文科）
2
543
540
542
日语（文科）
2
542
539
541
总计（文科）
7
556
539
546
北京邮电大学2009年各专业录取分数-湖北省
【发表时间：2010-04-01 12:42:51】
【浏览次数：1764】
专业名称
招生数
最高分
最低分
平均分
电子信息工程
4
639
622
628
通信工程
21
641
627
631
信息工程
6
625
621
624
数字媒体技术
1
625
625
625
电子信息科学类
13
627
616
621
计算机科学与技术
18
627
611
616
网络工程
6
622
615
北邮2009信号与系统期末试题及答案
——4 分
= 2e−tu(t) − δ (t) + e−tu(t) = 3e−tu(t) − δ (t)
解法二：
（1）
R1 ( s )
=
Rzi (s) +
E1(s)H (s)
=
s
2 +1
——2
分，
R2 (s) = Rzi (s) + E2 (s)H (s) = 1 ——2 分，
E1 ( s )
=
1 s
πt 2．（6 分）
共 4 页第 1 页
⎧⎪⎪⎨λλ12
= =
−3λ1 −2λ2
+ +
2λ2 λ3
+
λ3
⎪⎪⎩λ3 = −λ3 + e ( t )
每个 1 分，共 3 分
r
(
t
)
=
[1,
0,
0]
⎡ ⎢ ⎢
λ1 λ2
⎤ ⎥ ⎥
——1 分
⎢⎣λ3 ⎥⎦
3、（6 分）
H
(
s)
=
⎛ ⎝⎜
s
1 +
1
⎞ ⎠⎟
共 4 页第 3 页
r3(t ) = 3e−tu(t ) − δ (t ) ——2 分
试题六：（10 分）
( ) （1）Y (z) 1 + z−1 = X (z) ——2 分 H (z) = Y (z) = z ——1 分 X(z) z +1
h(n) = ( −1)n u(n) ——1 分 不稳定——1 分
4
h(n) = 1 [δ (n) + δ (n − 1) + δ (n − 2) + δ (n − 3)] ——1 分，
2009数电C卷及其答案
说明：1。
拟题请用碳塑墨水钢笔书写。
不要出框。
除填空体、图解及特要求外一般不留答题空间。
- ---------------------------上------------------------------装-----------------------------------------订----------------------------线---------------------------------专业班级 姓 学号（8位） 西安邮电学院试题卷专用纸- ------------------------密--------------------------------封-----------------------------装----------------------------------订------------------------------线------------------------------------注意：题中涉及到的中规模器件的功能表，附在试题的最后一页。
将正确答案填入下面答题栏中，所选的答案用横线划过，例如：ED C AB +++ED C )B A (F ∙∙∙+=2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计共 5 页 第2页说明： 1。
拟题请用碳塑墨水钢笔书写。
不要出框。
除填空体、图解及特要求外一般不留答题空间。
----------------------------上------------------------------装-----------------------------------------订----------------------------线----------------------------------------专业班 姓 班内序号 西安邮电学院试题卷专用纸-------------------------密--------------------------------封-----------------------------装----------------------------------订------------------------------线-----------------------------------------分析下图所示同步时序逻辑电路。
北京邮电大学2009年电路分析基础期末试题及答案
图 1-4 【 】 D: 2- j 2
】
B: j 2
C：2+ j 2
5. 图 1-5 电路中 U 1000 V,则此电路谐振时电流 I 为【 A: 2A
B: 2900 A
C:10 00 A
D:2 900 A
a
+
U
b
_
I
5
j L
1 j C
图 1-5 二． 填空题(本大题共 5 个小题,每题 4 分,共 20 分)把答案填在题中 横线上。 1． 图 2-1 所示戴维南等效电路的两个参数 U OC =
2
I
j2
+ _
100 V
j2
j4
1
-j3
图 4-1 2．图 4-2 所示 型双口网络的 Z 参数。 15 I I 1 2 2 1
U 1
1
20
5
U 2
2
图 4-2 五.分析计算题（本题共两个小题，每题 10 分，共 20 分）要有必 要的分析步骤，没有过程，不得分。
4
Rab = ，
。
2
4
a
+ 8V -
b
图 2-1 2 ． 图 2-2 所 示 电 路 中 ， 电 流 源 为 2 e 4 t A ， 其 两 端 电 压 u 为 。
2
4
u?
1 H 2
a
2
j2
2 e 4 t A
j2
j4
b
图 2-3 。
图 2-2 3．图 2-3 所示二端电路的等效阻抗为
姓名：
考试课程 20
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（5）快闪存储器（Flash Memory）。也是采用浮栅型MOS管，存储器 中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同， 一般一只芯片可以擦除/写入100次以上。
1. ROM的内部结构 由地址译码器和存储矩阵组成。
A0 A1 地 址 地 址 译 码 器 W0 W1 字线
存储单元
（5）FRAM（铁电存储器）
FRAM是近年新发展起来的存储器件。它的核心技术是铁电晶体材 料。当铁电晶体材料置于电场中，晶阵中的每个自由浮动的中心原子会 沿着电场方向运动，从一种稳定状态到达另一种稳定状态。在电场作用 下的这种稳定状态只有两个。可用一个来记忆逻辑０，另一个记忆逻辑 １。中心原子的稳定状态在电场撤消后可长期保留，常温中可达一百年 以上。铁电晶体材料的这一特性特别适用于ROM。 由于铁电晶体单元在存储状态改变时的物理过程中没有任何原子 碰撞，FRAM的写入速率可比EPROM类（EPROM、EEPROM、 Flash Memery）快得多，在μs数量级。而后者通常在ms数量级。另 一方面，FRAM写入功耗也比EPROM类的低得多，典型值上是 EEPROM的2,500分之一。FRAM的写入次数寿命也比EPROM类的 高得多，一般EEPROM类的写入次数寿命在十万到一百万次之间， 而FRAM已见有一亿个亿次的写入寿命的报道。
循环码 D3 D 2 D1 D0
[例7.1.1] 用ROM实现四位自然二进制 码与循环码的转换电路
解：四位二进制码A3A2A1A0与循环码 D3D2D1D0的转换真值表如表7-1。
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
（4）Flash Memory （闪速存储器）
闪速存储器的结构与EPROM、EEPROM相似，也 为双栅极MOS管结构。两个栅极为控制栅和浮置栅。闪 速存储器的隧道氧化物层较EEPROM的更薄。 闪速存储器的擦除方法与EEPROM类似，利用“隧 道效应”（FN隧道效应）。而编程方法有FN隧道效应 法和CHE法两类，后者与EPROM类似，为一种“沟道 热电子注入技术”。 闪速存储器的结构和制作工艺可使它的集成度更高。 在编程和擦除时，闪速存储器可一次对多个存储单元同 时 完 成 ， 因 而 闪 速 存 储 器 的 存 取 速 率 比 EPROM 、 EEPROM快。闪速存储器的这些优点使它获得了快速的 发展。
W0 A A0 1
W1 A A0 1
W2 A A0 1
W3 A A0 1
D0 = W0﹒1 + W1﹒0 + W2﹒0 + W3﹒1 D1 = W0﹒1 + W1﹒1 + W2﹒0 + W3﹒1 D2 = W0﹒1 + W1﹒0 + W2﹒1 + W3﹒0 D3 = W0﹒0 + W1﹒1 + W2﹒1 + W3﹒0
7.1 ROM
一． ROM的分类
按照数据写入方式特点不同，ROM可分为以下几种：
（1）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。 （2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全 为0），用户可根据自己的需要编程，但只能编程一次。 （3）光可擦除可编程ROM（EPROM）。采用浮栅技术生产的可编程 存储器。其内容可通过紫外线照射而被擦除，可多次编程。 （4）电可擦除可编程ROM（E2PROM）。也是采用浮栅技术生产的可 编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并 且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除 过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功 能，可以随时改写（可重复擦写1万次以上）。
或运算阵 列
图7.1.3 实现二进制码与循环码转换的ROM的阵列图
7.1.2 ROM的种类
依据结构和编程写入方式的不同，ROM有多个种类。
＋Vcc
W0
A0 A1 地 址 线 地 址 译 W1 码 器 字 线 熔丝 An1
W2n1
CS Dm1
Dm-2
位 线
D0
（1）熔丝型和反熔丝 型PROM 一次编程性ROM，数 据一经写入便不能更 改。 在PROM出厂时，多 发射极晶体管的各发 射极所连的熔丝呈连 接状态，相当于各存 储位存储数据“1”。 在写入信息时，对需 要写“0”的位控制其 晶体管发射极使其流 过较大的电流，使与 发射极连接的熔断丝 烧断。
与门
B
C
固定 连接 A
编程 连接 B C
不连接或 待编 程连接
或门 F=A+B+C
图7.1.2 PLD阵列图中的逻辑门及连接关系
A3 A2 A1 A0 地址译码 器 与运算阵 列
存储矩 阵
D3 D2 D1 D0 m1 m0 m2 m3 m4 m5 m6 m7 m8 m9 m10 m11 m13 m12 m14 m15
A0
址 译
W1
地址 线
码
器
W2
1010
存储单元1
1100
A1
存储单元2
W3
0011
存储单元3
片选
CS 位线Dj
D3
D2
D1
D0
图 7.1.1 CMOS-ROM的结构示例例
ROM的工作原理
由地址译码器和或门存储矩阵组成。 ROM中的地址译码器用2n条输出字线表达n位地址线上变量的编码，译码 的规则是每条字线（Wi）对应n位地址变量的一个最小项，它给出n位 地址变量的全部最小项（Wi ，i=0～2n-1）。在任何时刻，各Wi中必有 一个、只有一个有效。这个与运算阵列在ROM中是固定制备的。 各存储单元中具有相同位权的存储MOS管的漏极输出连接在同一条输出数 据线（位线Dj）上。同一位线上的各存储位呈或运算关系。由于ROM存储 的0、1信息可根据需要制作进入或由用户写入，因而说ROM中的存储矩 阵是一个可编程的或运算阵列。
第七章
可编程逻辑器件
王莹 博士 Wangying@ 北京邮电大学电信工程学院
本章内容
ROM（Read Only Memory:只读存储器） PLA、PAL、GAL EPLD （Erasable PLD：可擦除的可编程逻辑器 件） CPLD/FPGA FPGA
PLD的组成
可编程逻辑器件（Programmable Logic Device，简称 PLD ），它的组成为： 逻辑单元 互连线单元 输入/输出单元 各单元的功能及相互连接关系都可经编程设置。借 助EDA（Electronic Design Automation）工具软件， PLD可为数字系统设计者提供灵活而强大的处理能力。
W0 地 址 译 码 器 存储 单元 阵列 位线 存储单元
字线
存储位
W2n-1
读写控制逻辑
(I/O)m-1
(I/O)0
读/写数据 线
RAM的分类
静态RAM(SRAM：Static RAM )
SRAM的存储数据在写入后可一直保存(不掉电的情 况下)。 动态RAM(DRAM：Dynamic RAM) DRAM的存储数据的保存时间有限，工作中需定时 进行刷新操作。 在同等材料和工艺情况下，SRAM的存取速率一般相 对较快，而DRAM的集成度会相对较高。 与ROM不同，RAM是易失性存储器件，存储数据在 器件掉电后丢失。
ROM是一种与运算固定，或运算可编程的器件，可 作为PLD用于实现n个输入变量的多输出（最多m个） 组合函数。 在实现组合函数时，将函数式整理为最小项表达式 并由此决定ROM存储单元的内容，将函数变量输入到 ROM的地址线，由ROM的每条数据线得到一个函数 输出。
二进制码 A3 A2 A1 A0
图7.1.4双极型晶体管熔丝型PROM
图7.1.5为反熔丝的结构示意。 反熔丝相当于生长在n＋扩散层和 多晶硅（两个导电材料层）之间 的介质层，这一介质层在器件出 厂时呈现很高的电阻，使两个导 电层间绝缘。当编程需要连接两 个导电层时，在介质层施加高脉 冲电压（18V）使其被击穿，使两 个导电层连通。连通电阻小于 1KΩ。反熔丝占用的硅片面积较 小，适宜做高集成度可编程器件 中的编程单元。
可用4位地址、4位数据的ROM实现 此转换的电路。将二进制码 A3A2A1A0连接ROM的地址线，由 ROM的输出数据线得到循环码 D3 D 2 D1 D0 。
为表示方便，通常用阵列图描述可编程逻辑器件（PLD） 的结构和编程信息。图7.1.2为阵列图中逻辑门的画法和连 接关系。
缓冲门 A
A A
A
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
7.1.4 用存储器实现逻辑处理
（1）存储器实现组合逻辑 当用存储器实现n个逻辑变量、m个输出的组合逻辑函数时 有以下几个要点： 需要用n位地址、2n个存储单元、每单元m位的ROM或 RAM。 存储器的各地址线Ai(i=n-1～0)由各变量依次(按各变量在 它们的最小项中高位至低位的排序)连接。 由存储器的输出数据线Dj得到第j个逻辑函数(j=m-1～0)。 应将各逻辑函数写成最小项表达式。写入存储器中的第 k(k=0～2n-1)个存储单元的第j位(j=m-1～0)的1/0应根据 最小项Wk在第j个函数表达式中的有/无来决定。
N
＋
字线 G2 X G
1
P
衬 底 图7.1.6EPROM中的浮栅MOS管
T2 位线