微型计算机原理与接口技术第二版-刘彦文 等-第2章-2
微机原理与接口技术(第二版)课后习题答案完整版

微机原理与接口技术(第二版)清华大学出版社习题 11.什么是汇编语言,汇编程序,和机器语言?答:机器语言是用二进制代码表示的计算机能直接识别和执行的一种机器指令的集合。
汇编语言是面向及其的程序设计语言。
在汇编语言中,用助记符代替操作码,用地址符号或标号代替地址码。
这种用符号代替机器语言的二进制码,就把机器语言编程了汇编语言。
使用汇编语言编写的程序,机器不能直接识别,要由一种程序将汇编语言翻译成机器语言,这种起翻译作用的程序叫汇编程序。
2.微型计算机系统有哪些特点?具有这些特点的根本原因是什么?答:微型计算机的特点:功能强,可靠性高,价格低廉,适应性强、系统设计灵活,周期短、见效快,体积小、重量轻、耗电省,维护方便。
这些特点是由于微型计算机广泛采用了集成度相当高的器件和部件,建立在微细加工工艺基础之上。
3.微型计算机系统由哪些功能部件组成?试说明“存储程序控制”的概念。
答:微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。
“存储程序控制”的概念可简要地概括为以下几点:①计算机(指硬件)应由运算器、存储器、控制器和输入 /输出设备五大基本部件组成。
② 在计算机内部采用二进制来表示程序和数据。
③ 将编好的程序和原始数据事先存入存储器中,然后再启动计算机工作,使计算机在不需要人工干预的情况下,自动、高速的从存储器中取出指令加以执行,这就是存储程序的基本含义。
④ 五大部件以运算器为中心进行组织。
4.请说明微型计算机系统的工作过程。
答:微型计算机的基本工作过程是执行程序的过程,也就是CPU 自动从程序存放的第 1 个存储单元起,逐步取出指令、分析指令,并根据指令规定的操作类型和操作对象,执行指令规定的相关操作。
如此重复,周而复始,直至执行完程序的所有指令,从而实现程序的基本功能。
5.试说明微处理器字长的意义。
答:微型机的字长是指由微处理器内部一次可以并行处理二进制代码的位数。
它决定着计算机内部寄存器、 ALU 和数据总线的位数,反映了一台计算机的计算精度,直接影响着机器的硬件规模和造价。
微型计算机原理与接口技术(第二版)习题参考解答

mov al , ah
adc al , bl
mov result , cx
adc al , bh
daa
mov ax , [x1+1]
daa
mov cl , al
mov bx , [x2+1]
mov ch , al
mov al , ah 【解】(6)
adc al , bl
mov [result+1] , cx
; 基址变址相对寻址
寄存器寻址
(9) in al , 05
; 寄存器寻址
立即数
(10) mov ds , ax
; 寄存器寻址
寄存器寻址
2. 已知:DS=1000H,BX=0200H,SI=02H,内存 10200H~10205H 单元的内容分别为 10H,2AH,3CH,46H,59H,6BH。
下列每条指令执行完后 AX 寄存器内容各为什么?
(1) MOV AX , 0200
; 执行后,AX=0200H
(2) MOV AX , [200H]
; 执行后,AX=2A10H
(3) MOV AX , BX
; 执行后,AX=0200H
(4) MOV AX , 3[BX]
; 执行后,AX=5946H
(5) MOV AX , [BX+SI]
; 执行后,AX=463CH
题 5. 假设程序中的数据定义如下:
par
dw ?
pname db 16 dup(?)
count dd ?
plenth dw $-par 求 plenth 的值为多少?表示什么意义?
(1) mov ax , [100h]
; 直接寻址,
微机原理与接口技术(第二版)课后习题答案

微机原理与接口技术(第二版)课后习题答案微机原理与接口技术(第二版)课后题答案第1章作业答案1.1 微处理器、微型计算机和微型计算机系统的区别是什么?微处理器是将CPU集成在一个芯片上,微型计算机是由微处理器、存储器和外部设备构成,而微型计算机系统则是微型计算机与管理、维护计算机硬件以及支持应用的软件相结合的系统。
1.2 CPU的内部结构由哪些部分组成?它应该具备哪些主要功能?CPU主要由算术逻辑单元、指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等寄存器组成。
它的主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。
1.3 采用总线结构的微型计算机有哪些优点?采用总线结构可以扩大数据传送的灵活性,减少连线。
此外,总线可以标准化,易于兼容和工业化生产。
1.4 数据总线和地址总线在结构上有什么不同?如果一个系统的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?数据总线是双向的,而地址总线是单向的。
如果一个系统的数据和地址合用一套总线或者部分总线,就要靠信号的时序来区分。
通常在读写数据时,总是先输出地址,过一段时间再读或写数据。
1.8 给定一个模型,如何用累加器实现15×15的程序?LD A。
15LD H。
15LOOP: ADD A。
15DEC HJP NZ。
LOOPHALT第2章作业答案2.1 IA-32结构微处理器直至Pentium 4,有哪几种?IA-32结构微处理器有、、Pentium、Pentium Pro、Pentium II、Pentium III和Pentium 4.2.6 IA-32结构微处理器有哪几种操作模式?IA-32结构支持保护模式、实地址模式和系统管理模式三种操作模式。
操作模式决定了哪些指令和结构特性可以访问。
2.8 IA-32结构微处理器的地址空间是如何形成的?由段寄存器确定的段基地址与各种寻址方式确定的有效地址相加形成了线性地址。
ch5-刘彦文-第2版-嵌入式系统原理及接口技术

在本章,地址总线中的ADDR[26:0]有时也简单
写作A[26:0]。
嵌入式系统原理及接口技术(第2版)
10
教材中表5-5中,当某bank数据总线宽度为8位 时,地址总线中的ADDR0与芯片地址引脚A0连 接,ADDR1与A1连接,依此类推,一一对应连 接。表中当某bank数据总线宽度为16位时,地 址总线中的ADDR0不与存储器芯片连接,而用 ADDR1与芯片地址引脚A0连接。表中当某bank 数据总线宽度为32位时,地址总线中的 ADDR[1:0]不与存储器芯片连接,而用ADDR2 与芯片地址引脚A0连接。
除了bank0,bank7~bank1数据总线的宽度, 可以在特殊功能寄存器中分别设定。另外,特 殊功能寄存器中还可以设定一些其他参数。
嵌入式系统原理及接口技术(第2版)
25
⒈ 存储器控制器13个特殊功能寄存器 13个特殊功能寄存器的名称、地址与Reset值见
教材中表5-9。 ⒉ 数据总线宽度与等待状态控制寄存器
存储控制器有13个特殊功能寄存器,它们中的 一些寄存器,通过设置不同的值,可以允许/禁 止nWAIT;也可以改变ROM/SRAM/SDRAM的总 线读写周期的时间长度等。
另外,虽然特殊功能寄存器不能控制 nXBREQ/nXBACK的定时关系,但是也在这一节 一并给予介绍。
嵌入式系统原理及接口技术(第2版)
嵌入式系统原理及接口技术(第2版)
14
⑵ bank0使用32位数据总线与ROM芯片的连接 图5.3表示bank0与
4片ROM、数据总 线为32位时的连接。
嵌入式系统原理及接口技术(第2版)
15
⒌ bank1~bank7与SRAM芯片的连接 图5.4给出了
使用2片SRAM、 32位数据总线, 连接到bank1 的一个例子。
微型计算机原理与接口技术课后习题参考答案

《微型计算机原理与接口技术》习题与思考答案第1章微型计算机概论1.1 A B C 1.2 B 1.3 B 1.4 C 1.5 A B C 1.6 B D1.7 00000111B=7D=07H 11010100B=212D=D4H01101010B=106D=6AH 10110.101B=22.625D=16.AH11001.011B=25.375D=19.6H1.8 127D=11111111B=FFH 12.625D=1100.101B=C.AH225.9375D=11100001.1111B=E1.FH 18.3l25D=10010.0101B=12.5H206.125=11001110.001B=CE.2H1.9 10H=10000B=16D 0.A8H=0.10101B=0.65625D28.9H=101000.1001B=40.5625D 4B.2AH=1001011.0010101B=75.6762D20E.4H=1000001110.01B=526.25D1.10 [+37]原=00100101B [+37]反=00100101B [+37]补=00100101B [+37]过余=10100101B[+94]原=01011110B [+94]反=01011110B [+94]补=01011110B [+94]过余=11011110B[-11]原=10001011B [-11]反=11110100B [-11]补=11110101B [-11]过余=01110101B[-125]原=11111101B [-125]反=10000010B [-125]补=10000011B [-125]过余=00000011B 1.11补码00010101B的真值为+21D 补码41H的真值为+65D补码9BH的真值为-101D 补码FFH的真值为-1D补码11110101B的真值为-11D1.12 A的ASCII码为41H a的ASCII码为61Hg的ASCII码为67H z的ASCII码为7AH0的ASCII码为30H 9的ASCII码为39H*的ASCII码为2AH +的ASCII码为2BHCR的ASCII码为0DH %的ASCII码为25H1.12一个16×16字形点阵占用存储空间32B一个24×24字形点阵占用存储空间72B一个32×32字形点阵占用存储空间128B1.14 (以8位补码为例)[X]补+[Y]补=[+38]补+[+100]补=0001010B,溢出[X]补+[Z]补=[+38]补+[-20]补=00010010B,未溢出[Y]补- [Z]补=[+100]补- [-20]补=01111000B,未溢出[Z]补- [X]补=[-20]补- [+38]补=11000110B,未溢出1.15 X与Y=0100B X或Z=1111B Y异或Z=1101B 非Y=1001B1.16微型计算机具有体积小、重量轻、功耗低;功能强;可靠性高;价格低廉;结构灵活、适应性强;使用方便、维护容易等特点。
《汇编语言 微机原理及接口技术》(第2版)课后习题答案

《汇编语言微机原理及接口技术》(第2版)课后习题答案第1章进制及码元1.进制转换129= 81H= 10000001B=201Q 298= 12AH= 100101010B=452Q 1000= 3E8H= 1111101000B= 1750Q 5DH= 1011101 B= 135 Q= 93 D 3E8H= 1111101000 B= 1750Q= 1000 D 357Q=11101111 B= 0EF H= 239 D 3.数据表示范围:一字节的无符号数表示范围为0~255,有符号数(补码)表示范围为-l28—+127。
一个字的无符号数表示范围为0~65535,有符号数(补码)表示范围为—32768~+32767。
N位二进制数的无符号数表示范围为0~(2N-1),有符号数(补码)表示范围为-2N-1~(2N-1-1). 4.35H代表的ASCII字符为’5’,代表十六进制数时等价的十进制值为53 ,代表压缩8421BCD码等价的十进制值为35 ,代表非压缩8421BCD码等价的十进制值为5。
5.FFH代表无符号数时等价的十进制值为255 ,代表补码有符号数时等价的十进制值为一1 ,代表反码有符号数时等价的十进制值为一0 ,代表原码有符号数时等价的十进制值为一l27。
6.--20的8位二进制补码为ECH ,原码为94H ,反码为EBH 。
158的16位二进制补码为009EH,原码为009EH ,反码为009EH 。
第2章微机硬件基础1.计算机系统硬件的五大功能部件及其主要功能? 答:硬件系统按功能模块分为运算器、控制器、存储器、输入设备、输出设备。
运算器主要完成算术运算、逻辑运算及移位运算,其中主要包括算术逻辑运算单元Arithmetic Logic Unit,ALU)和暂存数据(原始、中间、结果)的寄存器(Register,R)。
控制器实现对计算机部件的协调调度完成指令的分析执行,其中主要有程序计数器Program Counter,PC)或叫指令指针(Instruction Pointer,IP)、指令寄存器(Instruction register,IR)、指令译码器(Instruction Decoder,ID)、微操作命令发生器、时序发生器等。
ch2-刘彦文-第2版-嵌入式系统原理及接口技术

·支持4位双扫描、4位单扫描、8位单扫描显示 类型STN LCD面板
·支持单色、4灰度级、16灰度级、256色、 4096色STN LCD显示
嵌入式系统原理及接口技术(第2版)
15
·支持多种屏幕尺寸,典型的有640×480、 320×240、160×160等
·最大虚拟屏显示存储器空间为4MB,在256色模 式,支持的虚拟屏尺寸有4096×1024、 2048×2048、1024×4096等
嵌入式系统原理及接口技术(第2版)
17
⑸ USB主控制器 ·2个端口的USB主(Host)控制器 ·兼容OHCI Rev 1.0 ·兼容USB V 1.1 ·支持低速和全速设备
嵌入式系统原理及接口技术(第2版)
18
⑹ 时钟与电源管理
·S3C2410A片内有MPLL(Main Phase Locked Loop,主 锁相环)和UPLL(USB PLL,USB锁相环)
嵌入式系统原理及接口技术(第2版)
6
2.2 S3C2410A微处理器组成 与引脚信号
2.2.1 S3C2410A微处理器组成 ⒈ S3C2410A微处理器组成 S3C2410A组成框图如图2.1所示。
嵌入式系统原理及接口技术(第2版)
7
嵌入式系统原理及接口技术(第2版)
8
图2.1中,S3C2410A片内组成可以分为三部分: ARM920T、连接在AHB总线上的控制器,以及连 接在APB总线上的控制器或外设。其中ARM920T 在2.3节中讲述。
嵌入式系统原理及接口技术(第2版)
12
⑵ Nand Flash控制器
·支持从Nand Flash存储器进行引导
·有4KB SRAM内部缓冲区,用于引导时保存从 Nand Flash读出的程序
微型计算机原理与接口技术(第二版) 第2章 Intel 微处理器

2.1.7 8086的总线操作及时序
一台微机在运行过程中,需要CPU执行 许多操作,8086CPU的操作主要有以下几类:
➢ 系统复位与启动操作 ➢ 总线读/写操作 ➢ 中断操作 ➢ 最小模式下的总线保持请求/响应操作 ➢ 最大模式下的总线请求/允许/释放操作
2.1.7 8086的总线操作及时序
1.系统复位与启动操作
2.1.1 8086微处理器的主要特性
数据总线:16位 地址总线:20位 内存空间:CPU可直接寻址1MB内存空间,分段管理内存 端口地址线:16位 指令系统:90多条指令 寻址方式:7种基本寻址方式 时钟频率:4.77MHz、8MHz和10MHz三种 中断功能:内部中断、外部中断,256级中断 工作模式:单处理器工作模式、多处理器工作模式 流水线工作方式:取指令、执行指令并行进行 兼容性:与8080、8085兼容
分物为理若8地0干8址6个系与段统逻,把辑要1地M求B址:的:内存空间
① 每段在的80容86量系不统超中过,64每KB个存储 ②单元段内都起可始以地用址两必种须地能址被表16示整:除
物各理段地的址功(能2因0具位体)用:途内而存定, 可附加分中段为信。代息码存段储、的数实据际段地、址堆。栈段、 逻段辑内地起址始(单段元基地址址的:偏高移16地位 (低址4)位为(01)6 位称)为段:基允址许,在段程内 各个序单中元编距排首的单地元址的。位移量称为
偏移地址。
2.1.6 8086的存储器组织及I/O组织
1.8086的存储器组织
➢ 分段技术
16位段基址 16位偏移地址 16位段基址 0000
地址加法器 20位物理地址
例:逻80辑86地指址令1系23统4H中:0给00出2H的 转地换址为码物为理16地位址,:C1P2U34内2H部存
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2.2.2 80386微处理器 1985年,Intel公司首次生产出32位结构的80386 微处理器,它有32位片外数据总线和32位地址总 线,直接寻址能力为4GB,内部寄存器与内部数 据总线都是32位,但段寄存器仍为16位。80386 首次将32位的寄存器组引入80X86体系中,它们 都能够用于数值计算和寻址操作。每个32位寄存 器的低半部分与8086、80286的16位寄存器具有 相同的含义。
2) Pentium Pro/Ⅱ/Ⅲ微处理器 Intel公司于1995年推出了Pentium Pro,随后又推出了 PentiumⅡ和PentiumⅢ。Pentium Pro内部具有三条大 规模流水线,能够超前预测、超顺序执行,在每个CPU 时钟内可以执行三条指令。 Pentium Pro/Ⅱ/Ⅲ微处理器主要分成三大部分:顺序 处理的前端部件,超顺序处理的微处理器内核,顺序处 理器退回部件。在PentiumⅡCPU中有12级流水线,指 令在每一级所用的时间只有Pentium中的33%。 PentiumⅡ和Pentium Ⅲ采用了Pentium Pro内核,并融 合了多媒体MMX处理技术,增加了多媒体处理指令,整 体处理能力进一步加强。
2. Pentium对寄存器的扩展 1) EFLAGS标志寄存器 EFLAGS标志寄存器增加了VIF、VIP 2位,以控 制Pentium虚拟8086模式扩充部分的虚拟中断, 增加了一个附加ID位,表示允许软件测试微处理 器ID指令读取标识码与否,如图2.25(p46)所示。 另外,标志寄存器位1、3、5、15、22~31是 Intel保留的,其余14个标志的含义与80486相同, 参考图2.23(p43)。
2. 80486微处理器的寄存器结构 80486与80386在结构上基本一致,其编程所使 用的寄存器大部分是相同的,只是对标志寄存器 和控制寄存器进行了扩展,以适应80486性能上 的改进。 80486扩展后的标志寄存器EFLAGS,如图2.23 所示(p43),只比80386多一位(D18位)AC,为 地址对齐检查位。 80486在80386基础上扩展后的控制寄存器 CR0(如图2.24所示),比80386的CR0增加了5位标 志位,即CE、WT、AM、WP和NE,并改进了一 个标志MP。
(3) 80386的段描述符缓冲寄存器 每个任务都有自己的若干个段描述符,当段寄存 器装入段选择符后,段描述符由微处理器的硬件 自动装入段描述符缓冲寄存器中,无需用户操作。
4) 描述符表与描述符表寄存器 80386段基址是由一个8个字节的段描述符所确 定的。相关的段描述符存放在内存的某个区域, 称为描述符表,80386有三种类型的描述符表: 全局描述符表(GDT)、局部描述符表(LDT)和中 断描述符表(IDT)。
80386微处理器有6个段寄存器:代码段CS、数 据段DS、堆栈段SS和3个附加数据段ES、FS和 GS寄存器。一个程序可以拥有多个段,在运行 程序之前,必须先给它们分配地址,加载相应的 段寄存器。
3) 80386的段描述符及段描述符缓冲寄存器 (1) 80386的段描述符 段描述符由2个双字即64位组成,用来提供段的 基址、段长、段类型以及当前特权级等段的信息。 图2.20(p39)是段描述符结构图。 (2) 描述符表 段描述符集中存放在描述符表中。描述符表的长 度是可变的,表的最大容量为1024个段描述符, 共占用8192个字节如图2.21(p40)所示。
第2章 80X86微处理器结构(2)
2.2 80X86微处理器
1982年,Intel公司推出80X86系列的第二代微处 理器80286。它具有虚拟存储、特权保护和任务 管理等功能。1985年,Intel的32位微处理器 80386面市,在体系结构设计上进行了改变和创 新。此后,又相继推出了80486、Pentium、 Pentium Pro、PentiumⅡ、PentiumⅢ、 PentiumⅣ等80X86系列高档微处理器。
2) 控制寄存器 CR0中新增加了2位,一位是CD(Cache Disable) 标志位,当CD=0时,表示缺失(misses)将引起 Cache填充,使用新数据去填充;CD=1不填充。 另一位是NW(Not Write throug)标志位,当 NW=1时,数据Cache被禁止Cache写通。 CR1~CR3同80386和80486。 Pentium定义了一个新控制寄存器CR4,CR4包含 了一些允许对Intel 80486结构作某些扩充的位。 CR4中第31~7位Intel保留。
1) 通用寄存器 80386中有8个32位的通用寄存器,如图2.18所 示。这些通用寄存器是8086、80286的16位通用 寄存器的扩展,命名为EAX、EBX、ECX、EDX、 ESI、EDI、EBP和ESP。 每一个寄存器都可以存 放数据或地址,可以存放8、16和32位数据操作 数,也可以存放16位和32位的地址操作数。
1. 80386微处理器内部结构 80386内部由6个能并行操作的功能部件组成, 即总线接口部件、指令预取部件、指令译码部件、 指令执行部件、分段部件和分页部件。这些部件 按流水线结构设计,指令的预取、译码、执行等 步骤由对应的部件并行处理。处理器可同时执行 多条指令,提高了CPU的处理速度。
1) 总线接口部件 2) 指令预取部件、指令译码部件和指令执行部件 tium的工作模式 Pentium微处理器具有以下4种工作模式。 (1) 实地址模式(real address mode)。 (2) 保护虚拟地址模式(protected virtual address mode)。 (3) 虚拟8086模式(virtual 8086 mode)。 (4) 系统管理模式(system management mode)。
5) 控制寄存器 80386内部有3个32位的控制寄存器CR0、CR2、 CR3,CR1未定义。这些控制寄存器用来保存机 器的各种全局性状态,这些状态影响系统所有任 务的运行。它们主要提供给操作系统使用。 6) 指令指针寄存器和标志寄存器 (1) EIP:指令指针寄存器,32位。用于存放下 一条将要执行的指令的地址偏移量,寻址范围为 4GB。 (2) EFLAGS:标志寄存器。由原来的16位扩展 到32位,80386只使用了其中的14位。
2.2.1 80286微处理器 1. 80286微处理器内部结构 考虑到8086取指速度过慢,除了EU执行部件外, 80286内部结构中的总线接口部件又细分成地址 部件AU、指令部件IU和总线部件BU。这四个部 件能够并行工作,构成了取指令、指令译码和指 令执行重叠进行的流水线工作方式,提高了 80286的处理速度。
3. 80386微处理器的引脚信号 80386芯片共有132条引脚,包括32条数据总线, 32条地址总线以及17条控制信号线和其他信号线 等。与80286相比,除数据总线和地址总线的条 数分别由16条、24条增加到32条外,还多了几 个控制信号。与80286控制信号名称相同的那些 控制信号,与80286的含义也相同。
2.2.3 80486微处理器 80486的80486DX和80486SX,区别在于 80486SX片内没有集成浮点处理部件,80486DX 片内集成了浮点处理部件。 1. 80486微处理器的内部结构 Intel公司于1989年生产出80486微处理器。其基 础结构等同于80386,在寄存器组、寻址方式、 存储器管理、数据类型方面完全相同。
3. 80486的引脚信号 80486输入输出信号引脚类似于80386,但有些 信号不同,80486的引脚共168条。
2.2.4 Pentium微处理器 1. Pentium系列微处理器的结构特点 Pentium微处理器是一个拥有32位寄存器、64位 数据总线、36位地址总线、高性能浮点处理部件 的高性能微处理器,具有两条相对独立的指令并 行执行流水线,即“U”流水线和“V”流水线。在 这二条流水线中,有些处理部件是共用的,有些 是分开的。
在Pentium CPU中,总容量增加到16KB的第一级 Cache L1,分成8KB的指令Cache和8KB的数据 Cache,使取指与取数据可以并行操作。 片内还引入了分支预测表进行分支预测,用于提 高循环结构的执行性能。另外通过扩展使虚拟 8086模式更加有效,允许进行4MB和4KB的两种 方式分页。主寄存器组依然是32位,但内部的数 据通道为128位和256位,从而加速了内部的数 据传输;能够进行突发传输的外部数据总线被增 加到64位。
80286的内部结构是基于8086的,内部结构全部 为16位,即所有寄存器与总线都是16位的。地址 总线、数据总线、控制总线完全分开。24位地址 总线A23~A0,16位独立的数据总线D15~D0提高 了数据总线的传输能力。同时,80286将主频提 高到8~10MHz,从而使80286的性能比8086有 了较大的提高。
在U流水线中可以执行所有的整数和浮点指令, 在V流水线中可以执行简单的整数指令和一条异 常的FXCH指令。每条流水线都有自己独立的地 址生成逻辑、算术逻辑部件和数据高速缓存接口。 通过这两条流水线,微处理器能够在每个时钟周 期执行两条整数指令,或在每个时钟周期执行一 条浮点指令。如果两条浮点指令中有一条FXCH 指令,那么,在一个时钟周期可以执行两条浮点 指令。
在80286中,首次引入了80X86系列关于存储器 管理的保护模式,这种新的存储器管理模式将段 寄存器的内容当作选择器或者指向描述符表的指 针,由描述符表提供24位的物理基本地址(简称 基地址)、允许访问的最大物理内存空间为16MB。
2. 80286微处理器寄存器结构 1) 80286的寄存器组 与8086一样,80286有8个16位的通用寄存器和4 个段寄存器、1个指令指针寄存器IP,用途和含 义与8086的寄存器一样。 2) 80286标志寄存器 除了与8086一样的9个标志位外(参考图2.2), 80286增加了2个标志,占3位,它们主要用于保 护模式 .
3) 机器状态字 机器状态字MSW如图2.17所示(p35)。 PE:保护允许位。 MP:协处理器监控位。 EM:模拟协处理器位。 TS:任务切换位。 除以上描述的寄存器外,还有任务寄存器TR和 描述符表寄存器GDTR、LDTR和IDTR。