Allegro 使用中的问题集锦(Q：question Aanswer)
allegro常见问题解答
allegro常见问题解答allegro常见问题解答allegro是Cadence 推出的先进 PCB 设计布线工具，下面店铺准备了关于allegro常见问题解答，欢迎大家参考!1 无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。
(ALLEGRO)(出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。
事实上，设计人员应充分使用Allegro的Autosave 功能，以避免各种情况下引起的数据丢失。
提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。
用Allegro打开该文件，另存为brd文件即可)2在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导致之前的工作白费。
(此问题14.1已经解决，而且同样与操作系统有关)3 在从自动布线器(SPECCTRA)建军回到ALLEGRO后，输出表层的线、孔就与器件成为一个整体，移动器件时，线、孔就附在上面一起移动。
(实际上，这个功能是Cadence应大多数用户要求而添加上的，主要是为了方便移动器件的时候fanout后的引腿和via能跟着一起移动。
如果你实在不愿意这么做，可以执行下面这个Skill程序解决，以后版本将会有选项供用户选择：; The following Skill routine will remove invisible; properties from CLINES and VIAS.; The intent of this Skill program is to provide; users with the ability of deleting the invisible; properties that SPECCTRA/SPIF puts on. This will allow the moving; of symbols without the attached clines/vias once the; design is returned from SPECCTRA if the fanouts were originally; put in during an Allegro session.;; To install: Copy del_cline_prop.il to any directory defined; within your setSkillPath in your; allegro.ilinit. Add a "load("del_cline_prop.il")"; statement to your allegro.ilinit.;; To execute: Within the Allegro editor type "dprop" or; "del cline props". This routine should; only take seconds to complete.;; Deficiencies: This routine does not allow for Window or; Group selection.;; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS "SHAREWARE" AND IS AVAILABLE AS IS; AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO; SUPPORT FOR THIS PROGRAM.;; Delete invisible cline/via properties.;axlCmdRegister( "dprop" 'delete_cline_prop)axlCmdRegister( "del cline props" 'delete_cline_prop)(defun delete_cline_prop ();; Set the Find Filter to Select only clines(axlSetFindFilter ?enabled (list "CLINES" "VIAS")onButtons (list "CLINES" "VIAS"));; Select all clines(axlClearSelSet)(axlAddSelectAll) ;select all clines and vias(setq clineSet (axlGetSelSet))(axlDBDeleteProp clineSet "SYMBOL_ETCH") ;Remove the property(axlClearSelSet) ;unselect everything4.用贴片焊盘(type=single)做成的package，用toolspadstackmodify design padstack...编辑，发现type变成了blind/buried。
Allegro问题集
Allegro问题集Allegro问题集1、Allegro 如何设置route keepin,package keepin1)、setup->area->route keepin,package keepin ->画框2)、edit ->z-copy->options->package keepin,route keepin->offset->50->点击外框2、ALLEGRO 如何生成钻孔文件Manufacture -> NC -> Drill Customization->auto generate symbolsManufacture -> NC -> Drill LegendManufacture -> NC ->NC parameters->enhanced excellon format->closeManufacture -> NC -> NC Drill->auto tool select->optimize drill head travel3、Allegro 如何设置间距setup -> constraints->set standard values->default value form4、在Allegro中，在布线完成之后如何改变叠层设置选Setup-> Cross-section如果要设置板层厚度, 先定义板层材料setup->materials5、如何在allegro中使specttra保护手工布线route->automatic router->sections-> all but select->选择要保护的net6、如何在allegro中使specttra用45度布线route->route Autormatic->Setup->enable Diagonal Ruoting wireGride,安全间距Via Gride,线宽在specttra出错时可以用route->route Checks 检查错误在allegro中查找多于的线头 clineTOOLS -> REPORTS -> Dangling line Report7、Allegro 过孔定义,查找多余的cline创建过孔setup ->vias->auto define bbvia ->create bbvia->input pad name->generate自动布线的过孔指定Setup-> Constraints->Physical (lines/vias) rule set->Set Values->Via list property->Name清除多余的clineRout->Gloss->Parameters或查找多余的clineTOOLS->REPORTS->Dangling line Reportcline 连接线line 边框线等8、Allegro 的gloss功能45度角转换rote -> gloss-> parameters-> line smoothing -> okgloss圆弧转换rote -> gloss-> parameters->convert corner to arc-> okgloss泪滴和T型走线rote -> gloss-> parameters->pad and T connection fillet->okgloss局部gloss功能rote -> gloss-> windows9、在Allegro中如何修改线宽在Allegro的Setup－>constraints里的set standard values中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10 Mil。
ALLEGRO常见问题大全
ALLEGRO常见问题大全Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
Allegro 使用中的问题集锦(Q：question Aanswer)
Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。
如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎幺办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~[此贴被apple在2004-06-21 2:12 PM重新编辑]2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。
请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是从何处打开???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。
4. Q: 想移动组件的某一个PIN ，请问该如何做。
用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。
A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。
5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q：请问如何将以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的组件上面很多丝横，就和铺铜一样，怎幺回事？A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条没有绿漆的线??A：同样位置再画一根sold mask的线9. Q：如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。
allegro常见问题集锦1
Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。
如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎幺办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~[此贴被apple在2004-06-21 2:12 PM重新编辑]2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。
请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是从何处打开???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。
4. Q: 想移动组件的某一个PIN ，请问该如何做。
用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。
A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。
5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q：请问如何将以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的组件上面很多丝横，就和铺铜一样，怎幺回事？A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条没有绿漆的线??A：同样位置再画一根sold mask的线9. Q：如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。
转 allegro遇到问题汇总
转 allegro遇到问题汇总1、更新封装封装修改后，在allegro下palce--update symbols。
在package symbol下选择要更新的封装。
注意勾选 update symbol padstacksIgnore FIXED property。
2、如何批量放置VIA？比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观CopyFind勾選ViaOption填寫數量，間距。
1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。
是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont这个选项打勾就行了。
2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。
3. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。
4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer即可。
5. 快速切换层快捷键答：可以按数字区里的“-”或“+”来换层。
6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight错误等？答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight 某元件，在Orcad中变会选中该元件。
ALLEGRO常见问题大全
ALLEGRO常见问题大全Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
培训需要请教的问题(回答)
培训需要请教的问题(回答)根据后续工作要求，allegro培训需优先、重点关注的问题：1、布线规范，特别是关键信号线的布线注意事项:（百度上搜的，呵呵！）1. 一般规则1.1 PCB板上预划分数字、模拟、DAA信号布线区域。
1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
1.3 高速数字信号走线尽量短。
1.4 敏感模拟信号走线尽量短。
1.5 合理分配电源和地。
1.6 DGND、AGND、实地分开。
1.7 电源及临界信号走线使用宽线。
1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。
2. 元器件放置2.1 在系统电路原理图中：a) 划分数字、模拟、DAA电路及其相关电路；b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；c) 注意各IC芯片电源和信号引脚的定位。
2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。
2.3 初步划分完毕后，从Connector和Jack开始放置元器件：a) Connector和Jack周围留出插件的位置；b) 元器件周围留出电源和地走线的空间；c) Socket周围留出相应插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；b) 将元器件放置在数字和模拟信号布线区域的交界处。
2.5 放置所有的模拟器件：a) 放置模拟电路元器件，包括DAA电路；b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；d) 对於串行DTE模块，DTE EIA/TIA-232-E 系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。
如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎幺办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~[此贴被apple在2004-06-21 2:12 PM重新编辑]2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。
请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是从何处打开???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。
4. Q: 想移动组件的某一个PIN ，请问该如何做。
用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。
A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。
5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q：请问如何将以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的组件上面很多丝横，就和铺铜一样，怎幺回事？A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条没有绿漆的线??A：同样位置再画一根sold mask的线9. Q：如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。
11. Q：怎幺设置参数才能得到THERMAL REILIF 的连接呢？A：在画完铺铜范围以后，菜单会进入铺铜状态这时shape－－>parameters...对于负片，在做热漂移焊盘前，必须先定义各类焊盘的FLASH SYMBOL，*.FSM文件，然后加到各类焊盘的铺铜层，再铺铜。
做出光绘文件就能看见连接了。
12.Q：请教如何修改手工铜的角度，还有就是我要在铜箔里挖一个VIA 或一个PIN 的空间，该如何做？？？？？？？？？A：edit-->shape,选取铜箔,点右键done,这时菜单改变了,可以用edit-->vertex 修改顶点的方式修改铜箔边框角度.而挖空间要用到void中的shpe(多边形)或circle(圆形)或Element(零件外形)要不干脆auto一下,自动会帮你挖好13 Q：Regular pad 、Anti-pad 和Thermal pad的区别A：真实焊盘大小、带隔离大小焊盘、花焊盘14.Q：怎幺做方形（或其它非圆形）负片热焊盘？A：做一个方形（或其它非圆形）的shape symbol，然后再在做pad时将shape symbol赋给flash～～15.Q： ALLEGRO中DRC标记的显示，是否可以显示为填充的，也就是像VIA那样实心的。
A：当然可以了setup-->user preferences...勾选Display中的display_drcfill.16. Q：allegro中怎幺加泪滴(teardrop）？A：要先打开所有的走线层，执行命令route->gloss->parameters.., 出现对话框，点选pad and T connection fillet，再点其左边的方格，点选circular pads,pins,vias,T connections./OK/GLOSS 即可。
加泪滴最好在出GERBER之前加。
若要MODIFY板子，则要先删掉泪滴，执行命令EDIT/DELETE，右边的FIND栏中选CLINE，下面的FIND BY NAME 中选property,点more，选FILLET=，/点APPLY/OK即可。
无论加泪滴还是删掉泪滴，一定要先打开所有的走线层，否则，没打开的走线层就不会有执行17. Q：在ALLEGRO里打开的BRD里可导出组件，但是导出的组件如何加到库里？A：File-->Export-->Libraries...再将*.txt拷到你的device库中，*.pad拷到pad库中，其它的拷到你的psm库中。
18.Q： ALLEGRO中有自动存盘系统吗？？A：自动存盘需要用户自己设置，具体方法如下：（你没设置前是否有默认目录，找找看）setup>user preferences editerautosave 设定自动存盘autosave_dbcheck: 设置存盘时是否需要数据检查，如果此项设为存盘时需要数据检查则会使存盘时间加长。
autosave_time: 自动存盘时间设置。
默认值为30分钟，自动存盘时间设定范围10~100分钟。
19.Q: 请问在制作组件的时候怎幺定义组件的高度？A:当你铺好place_bound_top层shape以后，再执行Setup-->Areas-->Package Height,点击shape，此时Option面板上就可以输入高度了～～～20Q:为什幺在ALLEGRO的零件PADS显示都是PADS外框线，怎样才能显示整个PADS，请指教！A:Setup-->Drawing Options...Display: Filled pads and cline endcaps 勾选21.Q:请问各位在Padstack Designer中的Padstack Layers的FILMMASK的作用及用法??? A:好象是用于助焊的，大小跟焊盘一样大的22. Q:请问如何设置在走线时,不自动避开A:右边的OPTIONS里面的BUBBLE边上那个框里面先OFF23.Q:在两组插槽中间走了一组排线，由于在ＣＣＴ中使用无网格步线，所以线与线的间距有大有小，有没有办法将一组线间距调整到等距宽度，这样比较美观。
在Ａｌｌｇｅｏ或ＣＣＴ中有无此调线的命令？A:In cct, you can use post-route, spread wire and center wire.In allegro, you can use roue-glosss-parameter-ceneter lines between pads.24.Q:请问如何有选择性的更改，如，我只要改一个焊盘，或者我只要改一个器件A:padstack--replace里可以改一个盘，或一个组件，或一类器件，25. Q:如何在内层看到therml孔A:正片可以直接看到呀，负片在光绘文件上就可以看到的。
在setUP\drawing options 中的display 中的thermal pads 打勾就是了26.Q：如何在rename的时候把部分器件保护起来？！[A：给你所有要重新rename位号的器件添加一个auto_rename属性！27.Q：怎幺在ALLEGRO下使铺的铜不被涂上阻旱剂？A：开阻焊窗。
在阻焊层铺一块同样大小铜。
28. Q：这是我设计的一块双面板,上下两部分是对称的,现已经将上半部分的线布完,我想将这部分的线复制到下半部分,要求沿水平方向翻转下来,请教如何在Allegro中实现,请指教~~~~A：在COPY 命令下，如果要mirror 多条线时，先拉个框选种，然后要鼠标左键点一下（这时被选种的内容可以移动），然后再右击，出现的"Mirror Geometry"选项就不显灰了呀29. Q：有一个LOGO，是 .bmp 图象文件，请问怎样将它导入ALLEGRO设计中，并且以SILKSCREEN的形式显示A：借助第三方软件﹐把*.bmp 转成*.dxf,然后在allegro 中导入dxf 文件﹗﹗﹗先将bmp 转成dxf，再生成format symbo！30. Q：如何让VIA在BGA的PIN间居中，A：你只能直接输入坐标定位，算好间距后，然后用矩阵复制就可以了。
矩阵复制就是，选中copy按钮，在option下面的Qty下分别填入数值，即可复制X表示横向复制Y表示纵向复制Qty表示你要复制几次（就是说复制几个via）Spacing表示复制的这几个via间距都是多少Order表示复制的方向。
比如X方向复制，你在Order选择Right，就是从你复制的这个原始via开始向右复制依次的Left 表示向左复制。
Down和Up分别表示向下和向上复制。
下面是引用apple于2004-06-15 11:14 PM发表的 :10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。
补充一下：不一定是GND net，点上需要的net就定义了这个shape所属的net.Q：如何在Allegro中只显示连线，不显示同一层的铺铜有的时候检查某一层的时候，既有连线又有铺铜很难检查A：可以将除了铺铜之外的所有线都hilight那幺就只有铺铜是Dehilight然后使用Display--Color Priority，关闭铺铜的那个颜色这时候，这一层就只显示连线了不过需要注意的是，这一层的via、pad、等等的颜色不能和铺铜的颜色一样，否则将会一起不显示了也可以改变shape显示的格点,在user preference editor中display选项卡,将display_shapefill一栏中的值填5～10之间的某个数(象素),这样shape在显示时就不是那幺显眼了.这一点来说，allegro的确不如power pcb 方便啊Q：请教Allegro的两个功能Setup------Property Definitions 有什幺功能和如何使用Setup------Define Lists……怎幺用A：请参考下面：Setup------Property Definitions是添加一些用户的设定，虽然Allegro 里的Edit Property里的设定已经很多了，可能还有很多用户希望的没有，所以用户可以自己发挥；Setup------Define Lists可以输出相关的信息，按照上面的选项，点击->按钮选add，然后选show就可以了，Q：请教如何替换封装?A：请参考下面：在Device中定义的语法是：PACKAGEPROP ALT_SYMBOLS '(Subclass:Symbol,...;Subclass:Symbol,...)'其中Subclass可设定为Top层和Bottom层，Top层的表示可以用“T”来表示，Bottom层的表示可以用“B”来表示。