EDA_PWM信号发生器
EDA教程
§8.2 完成工作任务的引导
四、实施
如图8-1所示，完整的正弦波形发生器由3部分组成。 1.频率控制字设计 由于一个完整的波形由128个离散坐标点构成，所以要完整生成一 个波形，则输入时钟需要128个脉冲。从而可得知要输出1 Hz的正弦 波，需要128 Hz的时钟，也就是输入输出分频比128/1。若对输出 信号频率进行控制，可通过对输入时钟分频来改变频率，分频系数可 以改变。 在下面实例中，“ clk”为芯片时钟输入端，可由品振提供高稳定度、 高精度脉冲信号。“d” 和 “f”为分频系数控制脚，当f = “0”时，d脚 每来一次脉冲，则分频系数自动加1;相反，若f = "1”时，根据d脚的
上一页 下一页
§8.2 完成工作任务的引导
• AGND/DGND CPIN3, PIN10):模拟地与数字地。在高速
情况下，此一地的连接线必须尽可能短，目系统的单点接地点必须在
此连接线的某一点上。
在本次设计中，FPGA芯片的波形数据输出脚D [7..0]分别接到
图8-7中的DA7-DAO脚上，DAC0832可以采用直接控制方式与
soutA si2 nfo(tu)t
(8-1)
其中，Sout 是该信号发生器的输出波形; fout 指输出信号对应的频率。 上式的表述对于时间t是连续的，为了用逻辑实现该表达式，必须进行
离散化处理，用基准时钟进行引导
2foutt
(8-2)
正弦ROM的查找表完成 f sinB()的查表转换，在这里可以理解成
相位到幅度的转换，它的相位输入是相位调制器的输出，事实上就是 ROM的数据值输出送往D/A，转化成模拟信号。ROM中的数据为正 弦波信号一个周期的离散值，可以通过相关计算求出。
EDA技术实验讲义
E D A/S O P C技术实验讲义陕西科技大学电气与信息工程学院目录4第一章 EDA_VHDL实验/设计与电子设计竞赛4 1-1、应用QuartusII完成基本组合电路设计5 1-2. 应用QuartusII完成基本时序电路的设计6 1-3. 设计含异步清0和同步时钟使能的加法计数器7 1-4. 7段数码显示译码器设计8 1-5. 8位数码扫描显示电路设计9 1-6. 数控分频器的设计10 1-7. 32位并进/并出移位寄存器设计10 1-8. 在QuartusII中用原理图输入法设计8位全加器11 1-9. 在QuartusII中用原理图输入法设计较复杂数字系统11 1-10. 用QuartusII设计正弦信号发生器13 1-11. 8位16进制频率计设计16 1-12. 序列检测器设计16 1-13. VHDL状态机A/D采样控制电路实现18 1-14. 数据采集电路和简易存储示波器设计19 1-15. 比较器和D/A器件实现A/D转换功能的电路设计20 1-16 移位相加硬件乘法器设计24 1-17 采用流水线技术设计高速数字相关器24 1-18 线性反馈移位寄存器设计25 1-19 乐曲硬件演奏电路设计28 1-20 乒乓球游戏电路设计32 1-21 循环冗余校验(CRC)模块设计33 1-22. FPGA步进电机细分驱动控制设计(电子设计竞赛赛题)34 1-23. FPGA直流电机PWM控制实验35 1-24. VGA彩条信号显示控制器设计37 1-25. VGA图像显示控制器设计37 1-26. 清华大学学生基于GW48PK2系统VGA图像显示控制器设计示例5则38 1-27. 直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题)39 1-28. 嵌入式锁相环PLL应用实验41 1-29. 使用嵌入式锁相环的DDS设计实验（200MHz超高速DAC的PLL测试42 1-30. 基于DDS的数字移相信号发生器设计(电子设计竞赛赛题)45 1-31. 采用超高速A/D的存储示波器设计(含PLL,电子设计竞赛赛题)46 1-32. 信号采集与频谱分析电路设计(电子设计竞赛赛题)46 1-33. 等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)48 1-34. FPGA与单片机联合开发之isp单片机编程方法49 1-35. 测相仪设计(电子设计竞赛赛题)50 1-36. PS/2键盘鼠标控制电子琴模块设计50 1-37. PS/2鼠标与VGA控制显示游戏模块设计50 1-38. FPGA_单片机_PC机双向通信测频模块设计50 1-39. 10路逻辑分析仪设计(电子设计竞赛赛题)51 1-40. IP核：数控振荡器NCO应用设计52 1-41. IP核：FIR数字滤波器应用设计53 1-42. IP核：FFT应用设计53 1-43. IP核：CSC VGA至电视色制互转模块应用设计54 1-44. IP核：嵌入式逻辑分析仪SignalTapII调用55 1-45. USB与FPGA通信实验56第二章 SOPC/EDA设计实验I56 2-1 用逻辑锁定优化技术设计流水线乘法器实验57 2-2 用逻辑锁定优化技术设计16阶数字滤波器实验59 2-3 基于DSP Builder的FIR数字滤波器设计实验60 2-4 基于DSP Builder的IIR数字滤波器设计实验60 2-5 基于DSP Builder的DDS与数字移相信号发生器设计实验62 2-6 m序列伪随机序列发生器设计实验63 2-7 巴克码检出器设计实验65 2-8 RS码编码器设计实验65 2-9 正交幅度调制与解调模型设计实验67 第三章 SOPC/EDA设计实验II67 3-1 基于MATLAB/DSP Builder DSP可控正弦信号发生器设计72 3-2 32位软核嵌入式处理器系统Nios开发实验73 3-3 设计一个简单的SOPC系统74 3-4 简单测控系统串口接收程序设计74 3-5 GSM短信模块程序设计75 3-6 基于SOPC的秒表程序设计77 3-7 Nios Avalon Slave外设（PWM模块）设计78 3-8 Nios Avalon Slave外设（数码管动态扫描显示模块）设计79 3-15 DMA应用和俄罗斯方块游戏设计79第四章 SOPC/EDA设计实验III ( NiosII系统设计 ) 79 4-1、建立NIOSII嵌入式处理器硬件系统87 4-2、NIOSII软件设计与运行流程94 4-3、加入用户自定义组件设计100 4-4、加入用户自定义指令设计103 4-5、FLASH编程下载104 4-6、设计DSP处理器功能系统104 4-7、AM调制电路设计105第五章液晶接口实验105 5-1 GDM12864A液晶显示模块接口开发111 5-2 HS162-4液晶显示模块与单片机的接口114 5-3 G240-128A液晶显示模块的接口115第六章 CPU及其结构组件设计实验115 6-1 复杂指令CPU设计122 6-2 8051/89C51单片机核于FPGA中实现实验124第七章模拟EDA实验124 7-1 模拟EDA实验及其设计软件使用向导（PAC _Designer使用）124 7-2 基于ispPAC80的5阶精密低通滤波器设计126 7-3 基于ispPAC10的直流增益为9的放大器设计129附录：GW48 EDA/SOPC主系统使用说明129 第一节：GW48教学系统原理与使用介绍，132 第二节：实验电路结构图137 第三节：超高速A/D、D/A板GW-ADDA说明138 第四节：步进电机和直流电机使用说明138 第五节：SOPC适配板使用说明139 第六节：GWDVPB电子设计竞赛应用板使用说明141 第七节：GWCK/PK2/PK3系统万能接插口与结构图信号/与芯片引脚对照表第一章EDA_VHDL实验/设计与电子设计竞赛1-1. 应用QuartusII完成基本组合电路设计(1) 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
基于EDA的智能函数发生器的设计概要
EDA 课程设计报告书课题名称 基于EDA 的智能函数发生器的设计 姓 名 学 号 院、系、部 专 业 指导教师2016年6月20日※※※※※※※※※ ※※ ※※ ※※※※※※※※※※※2014级学生EDA 课程设计基于EDA的智能函数发生器的设计1 设计目的（1）熟悉集成电路的引脚安排。
（2）掌握各芯片的逻辑功能及使用方法。
（3）了解面包板结构及其接线方法。
（4）了解函数发生器的组成及工作原理。
（5）熟悉函数发生器的设计与制作。
2 设计思路（1）设计正弦波发生电路。
（2）设计三角波发生电路。
（3）设计方波发生电路。
通过以上分析设计要求完成的功能，确定函数发生器可由三角波产生模块、梯形波产生模块、正弦波产生模块、方波产生模块和输出波形选择模块组成，以及按键复位控制和时钟输入。
由此可确定系统的总体原理框图为：3 设计过程3.1波形函数发生方案对比选择波形函数发生是本设计的最重要的部分，实现函数发生的途径也有很多，因此必须选择一种易于实现且精度高的方案，以此来提高本设计的实用性。
方案一：通过单片机控制D/A，输出三种波形。
此方案输出的波形不够稳定，抗干扰能力弱，不易调节，而且达不到题目要求的六种波形。
方案二：使用传统的锁相频率合成方法。
通过芯片IC145152，压控振荡器搭接的锁相环电路输出稳定性极好的正弦波，再利用过零比较器转换成方波，积分电路转换成三角波。
此方案，电路复杂，干扰因素多，不易实现。
方案三：利用MAX038芯片组成的电路输出波形。
MAX038是精密高频波形产生电路，能够产生准确的三角波、方波和正弦波三种周期性波形，但无法实现梯形波和递增递减斜波的产生。
方案四：利用在系统编程技术和FPGA芯片产生。
用VHDL语言编写程序，调试成功后下载至实验装置的芯片上，再利用外接D/A转换电路实现以上设计功能。
此种方案完全可以生成设计要求的6种波形，而且通过软件仿真可以直观的观测的输出的波形参数，方便调试和更改波形参数，外围电路简单，减少器件损耗，精度高。
第一章_EDA概述
EDA技术的相关网址：
•
• •
EDA技术实用教程
第1章
概
述
1.1 EDA技术及其发展
什么是EDA? Electronic Design Automation
即：电子设计自动化
本质：EDA技术是利用硬件描述语言和EDA 软件来完成对系统硬件功能的实现。
SOPC： SYSTEM ON A PROGAMMABLE CHIP
1.2 EDA技术实现目标
SOPC
USB控制器 嵌入式ROM 通用I/O口 RS232
应用系统
大规模FPGA
嵌入式Bios
固体硬盘
UART FIFO
Flash ROM
内存
嵌入式RAM
立体声输 出接口 图象或语音 采样接口
CAN控制器
2）计算机辅助工程设计CAE阶段 20世纪80年代初，出现了低密度的可编程逻 辑器件：PAL-Programmable Array Logic（可编 程阵列逻辑）和 GAL-Generic Array Logic（通 用阵列逻辑，可重复编程),相应的EDA开发工具主 要解决电路设计没有完成之前的功能检测等问题。 80年代后期，EDA设计工具已经可以进行初级 的设计描述、综合、优化和设计结果验证。
1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系
统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即 IEEE标准的1076-1993版本，（简称93版）。 VHDL主要用于描述数字系统的结构，行为，功能和接 口。除了含有许多具有硬件特征的语句外，VHDL的语言形
式和描述风格与句法十分类似于一般的计算机高级语言。
EDA技术的发展的三个阶段：
3）电子设计自动化（ EDA）阶段 20世纪90年代，可编程逻辑器件迅速发展， 出现功能强大的全线EDA工具。具有较强抽象描述 能力的硬件描述语言（VHDL-全名为VHSIC (VeryHigh-Speed Integrated Circuit) Hardware Description Language、Verilog HDL）及高性能 综合工具的使用，使过去单功能电子产品开发转 向系统级电子产品开发（SOC _System On a Chip: 单片系统、或片上系统集成） 开始实现“概念驱动工程”（Concept Driver Engineering, CDE）的梦想。
EDA课程设计--锯齿波发生器
锯齿波发生器的原理
锯齿波发生器是一种电子设备，用于产生锯齿波信号
锯齿波信号是一种周期性变化的信号，其波形形状类似于锯齿
锯齿波发生器的工作原理是通过改变电路中的电阻、电容等元件的参数，使信号的频率和幅度 发生变化
锯齿波发生器广泛应用于各种电子设备中，如音频信号处理、通信系统、自动控制系统等
EDA锯齿波发生器的设计
设计目标
实现锯齿波信号的生成
满足特定频率和幅度的要求
保证信号的稳定性和准确性
易于调试和维护
设计步骤
确定锯齿波发生器的功能 需求
设计锯齿波发生器的电路 原理图
编写锯齿波发生器的 Verilog代码
仿真验证锯齿波发生器的 功能
制作锯齿波发生器的 PCB板
焊接和调试锯齿波发生器
锯齿波发生器的应用场景
电子音乐 合成器： 用于产生 各种音色 和音效
信号发生 器：用于 产生各种 频率和幅 度的信号
通信系统： 用于产生 各种调制 信号
测试设备： 用于产生 各种测试 信号，如 频率扫描、 幅度扫描 等
医疗设备： 用于产生 各种生理 信号，如 心电图、 脑电图等
工业控制： 用于产生 各种控制 信号，如 速度控制、 位置控制 等
和可靠性
测试验证：进 行充分的测试 和验证，确保 系统的可靠性
故障诊断：设 计故障诊断和 恢复机制，提 高系统的可靠
性
成本优化
采用低成本的元器件，如使用廉 价的电阻、电容等
采用模块化设计，便于批量生产， 降低成本
添加标题
添加标题
添加标题
添加标题
优化电路设计，减少不必要的元 器件，降低成本
EDA之基本触发器和四选一数据选择器
EDA之基本触发器和四选一数据选择器邵阳学院课程设计（论文）目录摘要 (I)1 引言 (1)2 设计思路 (2)2.1 设计的目的 (2)2.2 需求分析 (2)2.3 设计的基本内容 (2)3 EDA、VHDL简介 (3)3.1 EDA技术 (3)3.2 硬件描述语言——VHDL (4)4 设计规划过程 (4)4.1四选一数据选择器的工作原理 (5)4.2基本触发器器的工作原理 (5)4.3课程设计中各个模块的设计 (6)5 结束语 (9)参考文献 (9)附录 (11)邵阳学院课程设计（论文）1 引言现代电子产品正在以前所未有的革新速度，向着功能多样化，体积最小化，功耗最低化的方向迅速发展。
它与传统电子产品在设计上的显著区别，一是大量使用大规模可编程逻辑器件，以提高产品性能，缩小产品体积，降低产品消耗；二是广泛运用现代计算机技术，以提高电子设计自动化程度，缩短开发周期，提高产品的竞争力。
EDA技术正是为了适应现代电子产品设计的要求，吸收各相关学科最新成果而形成的一门新技术。
它采用可编程器件，通过设计芯片来实现系统功能。
采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。
由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。
并且可减少芯片的数量，缩小系统体积，降低能源消耗，提高了系统的性能和可靠性。
能全方位地利用计算机自动设计、仿真和调试。
本次设计中，系统基于数据选择器及D触发器，JK触发器，T触发器的原理，使用EDA技术在FPGA中设计了四选一数据选择器和基本触发器，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。
在数据选择器中，用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED与数据输入端a,b,c,d的关系，验证4选一数据选择器设计的正确性，通过VHDL语言实现了本设计的控制功能，按不同的键实现不同的功能，根据数据选择器的特性方程设计输出状态。
基于FPGA的实用多功能信号发生器的设计与制作
基于FPGA的实用多功能信号发生器的设计与制作基于FPGA的实用多功能信号发生器的设计与制作摘要多功能信号发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。
直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。
由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。
本文首先介绍了函数信号发生器的研究背景和DDS的理论。
然后详尽地叙述了利用Verilog HDL描述DDS模块的设计过程，以及设计过程中应注意的问题。
文中详细地介绍了多种信号的发生理论、实现方法、实现过程、部分Verilog HDL代码以及利用Modelsim仿真的结果。
文中还介绍了Altera公司的DE2多媒体开发平台的部分功能及使用，并最终利用DE2平台完成了多功能信号发生器的大部分功能。
包括由LCD显示和按键输入构成的人机界面和多种信号的发生。
数字模拟转换器是BURR-BROWN 公司生产的DAC902。
该信号发生器能输出8种不同的信号，并且能对输出信号的频率、相位以及调制信号的频率进行修改设定。
关键词：信号发生器；DDS；FPGA；DE2Practical FPGA-based multi function signal generatordesign and productionAbstractMulti function signal generator has become the most widely used in modern testing field of general instrument, and has represented one of the development direction of the source. Direct digital frequency synthesis (DDS) is a totaly digital frequency synthesis technology, which been put forward in the early 1970s. Using a look-up table method to synthetic waveform, it can satisfy any requirement of waveform produce. Due to the field programmable gates array (FPGA) with high integrity, high speed, and large storage properties, it can realize the DDS technology effectively, increase signal generator’s performance and reduce production costs.Firstly, this article introduced the function signal generator of the research background and DDS theory. Then, it described how to design a DDS module by Verilog HDL, and introduced various signal occurs theory, method and the implementation process, Verilog HDL code and simulation results.This paper also introduces the function of DE2 multimedia development platform, and completed most of the functions of multi-function signal generator on DE2 platform finally. Including the occurrence of multiple signal and the man-machine interface which composed by LCD display and key input. Digital-to-analog converters is DAC902, which produced by company BURR-BROWN.This signal generator can output eight different kinds of signals, and the frequency of the output signal, phase and modulation frequency signal also can be modifyed.Key Words: Signal generator; DDS; FPGA; DE2目录论文总页数：34页1 引言 (1)1.1课题背景 (1)1.2国内外波形发生器的发展现状 (1)1.3本文研究的主要内容 (2)2 信号发生器原理 (2)2.1直接数字频率合成技术的基本原理 (2)2.2相位偏移控制 (3)2.3多种信号的发生 (3)2.3.1方波的发生 (3)2.3.2三角波发生 (4)2.2.3锯齿波发生 (4)2.3.4 PWM信号发生 (4)2.3.5 SPWM信号发生 (5)2.3.6 AM信号发生 (5)2.3.7 FM信号发生 (6)2.4DDS的特点 (7)2.4.1 DDS 的优点 (7)2.4.2 DDS 系统的缺点 (7)3 系统整体设计 (8)3.1硬件部分 (8)3.1.1 DE2实验板 (8)3.1.2 LCD模块 (9)3.1.2 DAC902 (11)3.2基于VERILOG的FPGA设计 (12)3.3软件工具 (12)3.3.1 Modelsim (12)3.3.2 Quartus (12)3.4系统设计 (13)3.4.1 系统初始化模块 (13)3.4.2按键模块和LCD模块 (13)3.4.3 RAM模块 (14)3.4.4数据转换模块 (15)3.4.5 DAC驱动模块 (15)3.4.6系统的运行 (15)4 VERILOG HDL代码实现与仿真 (15)4.1信号发生器模块 (15)4.1.1频率控制字和相位累加器 (15)4.1.2 相位偏移控制 (16)4.1.3正弦波发生模块 (17)4.1.4 方波发生模块 (17)4.1.5 三角波发生模块 (18)4.1.6 锯齿波发生模块 (18)4.1.7 PWM信号发生模块 (19)4.1.8 SPWM信号发生模块 (19)4.1.9 AM信号发生模块 (20)4.1.10 FM信号发生模块 (21)4.2按键输入模块 (22)4.3LCD显示模块 (23)4.4RAM模块 (24)4.5数据转换模块 (25)5 系统测试 (26)5.1控制及显示部分测试 (27)5.2输出频率测试 (27)5.3信号发生测试 (28)5.3.1 正弦波、方波、三角波、锯齿波测试 (28)5.3.2 PWM信号测试 (29)5.3.3 SPWM信号测试 (29)5.3.4 AM信号测试 (29)5.3.5 FM信号测试 (30)结论 (31)参考文献 (32)致谢...................................................... 错误!未定义书签。
EDA课程设计智能函数发生器
EDA课程设计题目：智能函数发生器专业：通信工程班级：通信082姓名：谢振峰学号：0810920213一、设计题目：智能函数发生器设计一个智能函数发生器，能够产生递增、递减、方波、三角波、正弦波及及阶梯波波形，并可通过开关选择输出的波形。
二、设计目标：1)设计一个智能函数发生器，能够以稳定的频率发生递增斜波、递减斜波、三角波、梯形波，正弦波和方波。
2)设置一个波形选择输入信号，通过此改变该信号可以选择以上各种不同种类的输出函数波形，系统具有复位功能。
三、设计原理：1.原理图框图如下：图1、原理图框图2.原理图说明本设计采用VHDL语言和原理图设计结合的方法，首先用文本输入法设计了六个波形模块，分别为递增、递减、三角波、梯形、正弦波、方波模块，和一个选择模块。
然后进行原理图设计，将各波形模块与选择模块相应的引脚连接，从而完成智能函数发生器的设计。
四、设计内容：1)递增模块递增模块是用VHDL语言描述的递增函数，实体部分部分说明三个端口，两个输入端口时钟信号clk、复位信号rst和一个输出端口q。
设计思路为：通过设计一个中间变量从0x00到0xFF的递增赋值给输出信号q，从而实现递增数字信号的输出。
递增模块仿真图如下：图2、递增模块仿真图2)递减模块递减模块的实体包含时钟信号输入端口clk和复位信号端口rst，输出信号端口q。
设计思路为：通过设计一个中间变量从0xFF到0x00的递减赋值给输出信号q，从而实现递减数字信号的输出。
图3、递减模块仿真图3)三角波模块三角波模块的实体包含时钟信号输入端口clk和复位信号端口rst，输出信号端口q。
设计思路为：通过设计一个中间变量先从0x00递增到0x7F，然后从0x7F递减到0x00，将中间变量赋值给输出信号q，从而实现一个周期三角波形的输出。
三角波模块仿真图如下：图4、三角波模块仿真图4)阶梯波模块阶梯波模块的实体包含时钟信号输入端口clk和复位信号端口rst，输出信号端口q。