[复习]数字电子技术基础期末复习试题.doc
填企题：1> (48) 10 二( _______________ ) 16 二( ________________________________________ ) 202、对于TTL与非门的闲置输入端可接________ , TTL或非门不使用的闲置输入端应接_____________ 。
3、格雷码的特点是任意两组相邻代码之间有_____ 位不同。
4、在下列JK触发器、RS触发器、D触发器和T触发器四种触发器中，同时具有保持、置1、置0和翻转功能的触发器是________________ O5、O C n可以实现 ________ 功能，CMOS门电路中的_________ 门也可以实现该功能。
6、一只四输入端与非门，使其输岀为0的输入变量取值组合冇_______ 种。
7、常见的组合逻辑电路有编码器________ 、 _______ 和 __________ o8、逻辑函数F = AB + AC + BD的反函数为________________________ ,对偶函数为 ____________________________ 。
9、一个同步吋序逻辑电路可以用__________ 、______________ 、___________ 三组函数表达式描述。
10、加法器的进位方式有________ 和 ________ 两种。
11、16选1的数据选择器冇—个地址输入端。
12、存储器的种类包括___________ 和______________ o13、在时钟脉冲CP作用下，具右___________ 和__________ 功能的触发器称为T触发器，其特性方程为______________ o14、三态门输出的三种状态分别为：___________ 、 _________ 和_______ o15、用4个触发器可以存储—位二进制数。
16、逻辑电路屮，高电平用1表示，低电平用0表示，则成为_逻辑。
17、把JK触发器改成T触发器的方法是_________ o18、组合逻辑电路是指电路的输出仅由当前的_____________ 决定。
19、5个地址输入端译码器，其译码输出信号最多应有—个。
20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做___________ o21、一个ROM有10根地址线，8根数据输出线，ROM共有 _________ 个存储单元。
22、N个触发器组成的计数器最多可以组成______ 进制的计数器。
23、基本RS触发器的约束条件是__________________________ 。
24、逻辑代数中3种基本运算是_________ 、 ________ 和 ______ o25、逻辑代数屮三个基本运算规则__________ 、__________ 和_________ o26、如果对键盘上108个符号进行二进制编码，则至少要______ 位二进制数码。
27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。
该ROM有_____ 根地址线，有_根数据输出线。
28、74LS138是3线一8线译码器，译码输出低电平冇效，若输入为人二110吋，输岀弓人匕上匕上二乂「丫1二_________ 。
29、两片屮规模集成电路10进制计数器串联后，最大计数容量为________ 位。
30、在Y二AB+CD的真值表屮，Y=1的状态冇_ 个。
31、设ROM地址为A O-A7,输出为Do-Ds,则ROM的容量为____ 。
32、在Y=A (A © B)的结果是 _ o33、2014个1异或运算后的结果是______ 。
34、64选1的数据选择器，它的选择控制端有—个。
35、一片64KX8存储容量的只读存储器ROM,有_____ 条地址线， _____ 条数据线。
36、(22) 16= ( ____________ ) 10= ( ___________________ ) BCD 码。
37、若两个逻辑函数相等，则它们的________ 必然相同。
38、一个8选1的多路选择器(数据选择器)，应具有____ 个选择输入端(地址输入端)，_______ 个数据输入端。
39、同步D触发器(I)锁存器)在CP二1时，触发器Q应跟随___ 状态，而在CP=O时，触发器状态_____ o40、二进制译码器的输出为输入变量的全部____________ o4K74LS161是四位二进制同步计数器，其置零方式为__________ (填同步或异步)置数方式是___________ o42、数字电路按逻辑功能可分为___________________ 和 ____________________ 两大类。
43、T触发器特性方程为 _______________________________ o44、n位二进制计数器的计数长度为_____________ o45、T TL fl电路能带同类门的个数称为________________ o46、三态门除了有高低电平输出外，还有第三个状态即____________ 。
47、在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会和应发生多次变化，这种现象称为触发器的__________ o48、在施密特触发器的整形电路中，通过改变口J以调制矩形波的宽度。
10、 T TL 或非门多余输入端的处理是：（）A.悬空B.接高电平C.接低屯平D.接“1”11、 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0,在4个移位脉冲CP 作用下，四位数据的移位过 程是（A.1011-0110-1100-1000-0000 B. 1011-0101-0010-0001 -0000C. lOlMlOO-llOl-lllO-1111D. 1011-1010-100M000-011112、 函数F 二AB+BC,使F=1的输入ABC 组合为（）。
A ・ ABC=000 B. ABC=010 C. ABC=101 D ・ ABC=11013、 四个触发器组成的环形计数器最多有（）个有效状态。
A. 4B. 6C. 8D. 1614、 同步计数器指（ ）的计数器。
A.由同类型的触发器构成B.各触发器时钟端连唉一起，统一由系统时钟控制C.可用而级输出做后级触发器的时钟 D •可用后级输出做而级触发器的时钟15、 存在约束条件的触发器是（）。
A.基本SR 锁存器B. D 触发器C. JK 触发器 D ・T 触发器16、 用8个触发器可以记忆（）种不同的状态。
A. 16B. 128C. 8D. 25617、 构成256进制的计数器，需要（）个触发器。
A. 4B. 8C. 128 D ・ 25618、 若四位同步二进制加法计数器当前的状态时0111,下一个输入时钟脉冲后，其状态变为（）oA. 0111 B ・ 011（） C. 1000 D. 001119、 若四位二进制加法加法计数器正常工作时，由0000状态开始计数，则经过43个输入计数脉冲后，计数器的状态是（）。
A. 0011B. 1011C. 1101D. 101020、 在下列功能表示方法中，不适合用于吋序逻辑电路功能表示方法的是（）。
七、1、A 2、A 3、 A 4、 选择题 n 个逻辑变量可以构成 nB 2n C十进制的计数器需要（ 2 B 3 C 4 8选1数据选择器应有2 B3 C ）个最小项； D 2 个触发器。
5 ）个地址输入端。
D 8 2n 下列数字电路中，不属于吋序逻辑电路的是：（ ） A 全加器 B 寄存器C 计数器D 移位寄存器5、 与三变量函数在Z = ABC + A'B ,C l 等价的逻辑函数是（A. F=Sm （0,7）B. F=Sm （2,7）C. F=Sm （l,7）D. F=Zm （3,7）6、 边沿触发器的最大特点是：？（）A.功耗低B.速度快C.无空翻D.噪声容限大7、 下列几种TTL 电路屮，输出端可以实现线与功能的电路是A.或非门B.与非门C.异或门D. 0C 门 对于TTL 数字集成电路來说，下列说法哪个是错误的。
（ 电源电压极性不得接反，其额定值为5V ； 输入端可串接电阻，但电阻值不应太大；)o 8、 A. C. 9、 A. ）B.不使用的输入端接1； D. OC 门输出端可以并接; 一个含有32768个存储单元的ROM,有8个数据输出端，其地址输入端有（）个。
10 B. 11 C ・ 12 D ・ 8)oA.状态转换图B.特性方程C.卡诺图D.真值表21、若将一个TTL异或门（输入端为A、B）当做反相器使用，则A、B端应（）。
A. A或B有一个接1 B・A或B有一个接0 C. A和B接在一起 D.不能实现22、逻辑函数F（A, B, C）二AB+BC+AC的最小项标准式为（）A、F（A, B, C） = Em（0, 2, 4）B、F（A, B, C）=Em（3, 5, 6, 7）C、F（A, B, C）=Em（0, 2, 3, 4）D、F（A, B,C）=Em（2, 4, 6, 7）23、微分型的单稳电路要求输入脉宽（）输出定时脉宽。
A、小于B、等于C、大于D、无关于24、设某函数的表达式F二A+B,若用4选1多路选择器（数据选择器）来设计，则数据端D0DQ2D3的状态是（）。
（设A 为权值高位）A、0001B、1110C、0101D、101025、两个TTL与非门构成的基本RS触发器，设原触发器状态为Q'l,如果要使Q n+1=0能记忆，则必须（）A、R D=0,S D=OB、R D=1，S D=OC、R D=1，S D=1D、R D=0,S D=126、组合逻辑电路输出与输入的关系可用（）描述。
（A）・时序图（B）状态表（C）状态图（D）逻辑表达式27、用卡诺图分析比较：Y = A f B^B'C'+C1A,与2 =人3 + 〃。
+ 6的关系的正确结呆是（）。
A.逻辑相同B.逻辑相反C.逻辑无关D.无法直接确定三、判断题1 > A+AB=A+B2、单稳态触发器有一个稳态和一个暂态。
3、当输入9个信号吋，需要3位的二进制代码输出。
4、施密特触发器有两个稳态。
5、多谐振荡器有两个稳态。
6、所有的触发器都存在空翻现象。
7、逻辑变量的取值，1比0大。
8、因为逻辑表达式A+B+AB+A+B成立，所以AB=O.9、约束项就是逻辑函数屮不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1,也可当作0.10、时序逻辑电路不含有记忆功能的器件。
11、计数器除了能对输入脉冲进行计数，还能作为分频器用。
12、优先编码器只对同吋输入信号中优先级别最高的一个信号编码。
(完整word版)数字电子技术基础期末考试试卷及答案
数字电子技术基础试题（一）一、填空题: （每空1分，共10分）1．（30.25）10 = （11110.01 ）2 = （1E.4）16 .2 。
逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 。
主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 。
存储容量为4K×8位的RAM存储器，其地址线为12 条、数据线为8 条。
1．(30。
25）10 = ( 11110.01 ）2 = （1E。
4 ）16 .2 . 1.3 。
高电平、低电平和高阻态。
4 . .5 . 四。
6 。
12、8二、选择题：（选择一个正确的答案填入括号内，每题3分，共30分)1。
设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压波形恒为0的是:（C ）图。
2。
下列几种TTL电路中，输出端可实现线与功能的电路是( D）。
A、或非门B、与非门C、异或门D、OC门3。
对CMOS与非门电路，其多余输入端正确的处理方法是（D ).A、通过大电阻接地（〉1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、D、通过电阻接V CC4。
图2所示电路为由555定时器构成的（A ）.A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5。
请判断以下哪个电路不是时序逻辑电路（C )。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中,转换速度最快的是(A ）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、D、双积分A/D转换器7．某电路的输入波形u I 和输出波形u O 如下图所示，则该电路为（C）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍,可采用（C ）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为( D).A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有( C）个数据信号输出.A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术-期末考试试题汇总
精品好资料——————学习推荐期末考试试题课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 （ 120 ）分钟 一、 填空题（22分每空2分）1、=⊕0A A , =⊕1A A 。
2、JK 触发器的特性方程为： n n n Q K Q J Q +=+1。
3、单稳态触发器中,两个状态一个为稳态态，另一个为暂稳态态.多谐振荡器两个状态都为 暂稳态 态， 施密特触发器两个状态都为稳态 态.4、组合逻辑电路的输出仅仅只与该时刻的输入有关， 而与电路原先状态无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为0.1V 。
6、一个四选一数据选择器，其地址输入端有两个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1） Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L AC AD B A d m D C B A L ++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=3)0)(),,(__________________________________________________________________________________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）.1 1 11 1 1 AB CD00 00 01 01 1010 11 11 1 1 1 1 1 × 1 1 × × × × × AB CD 0000 01 01 10 10 11 11 11、1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）=L⊕BA2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五进制计数器五、 设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
《数字电子技术》期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
《数字电子技术》课期末考试复习题
一、填空题（每小题△△分，共△△分）（1)逻辑代数中的三种基本的逻辑运算是（与）运算、(或）运算和（非）运算。
（2)逻辑变量和逻辑函数的取值只有（0）和（1）两种取值.它们表示两种相反的逻辑状态。
（3）与逻辑运算规则可以归纳为有0出（0）,全1出（1）.（4）或逻辑运算规则可以归纳为有1出（1），全0出（0）。
（5）与非逻辑运算规则可以归纳为有（0)出1,全(1）出0。
（6）或非逻辑运算规则可以归纳为有（1）出0,全（0)出1。
（7）二极管从导通到截止所需时间称为（开通）时间.(8）OC门是集电极（开路）门，使用时必须在电源VCC与输出端之间外接（电阻）。
(9）在数字电路中，三极管工作在（饱和）状态和（截止）状态。
（10）三态输出门输出的三个状态分别为(低电平）、（高电平）、（高阻态）。
（11）逻辑代数中三条重要的规则是（代入）规则、（对偶）规则和（反演）规则。
（12）化简逻辑函数的主要方法有(代数）化简法和（卡诺图）化简法.（13)逻辑函数的表示方法主要有（函数表达式）、（真值表）、（逻辑）、卡诺图和波形图。
（31）编码器按功能不同分为（二进制）编码器、(二—十进制)编码器和优先编码器。
（32）译码器按功能不同分为（二进制）译码器、（二-十进制）译码器和显示译码器.（33）8选1数据选择器在所有输入数据都为1时,其输出标准与或表达式共有（ 8 ）个最小项。
（34）输入3位二进制代码的二进制译码器应有（ 8 ）个输出端，共输出（ 8 ）个最小项。
（35)共阳极LED数码管应由输出（低 )电平的七段显示译码器来驱动点亮.而共阴极LED数码管应由输出（高 )电平的七段显示译码器来驱动点亮。
（41）二进制数是以（ 2 ）为基数的计数体制，十进制数是以（ 10 ）为基数的计数体制,十六进制是以( 16 )为计数体制。
（42)十进制数转换为二进制数的方法是：整数部分用(除2取余）,小数部分用(乘2取整)法。
数字电子技术基础期末试题及答案
数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。
在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。
）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（ ）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（ ）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（ ）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（ ）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（ ）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。
数字电子技术基础期末试题及答案
一、填空题：（每空1分，共16分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（ 逻辑图 ）、（ 逻辑表达式 ）和（ 卡诺图 ）。
2．将2004个“1”异或起来得到的结果是（ 0 ）。
3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。
4．施密特触发器有（ 两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。
5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ 10 ）条，数据线（ 4 ）条。
6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50 ）。
7．GAL 器件的全称是（ 通用阵列逻辑 ），与PAL 相比，它的输出电路是通过编程设定其（ 输出逻辑宏单元 ）的工作模式来实现的，而且由于采用了（ E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。
二、根据要求作题：（共16分）1． 试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。
解：1．R＋VCC2、图1、2中电路由TTL 门电路构成，图3由CMOS 门电路构成，试分别写出F1、F2、F3的表达式。
解：．2. C B AC F C F B A F +==+=321;;三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。
设触发器的初始状态均为0。
（8分）解：四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。
（10分）解：四、（1）表达式7321742121m m m m Z m m m m Z +++=+++= （2）真值表（3）逻辑功能为：全减器五、设计一位8421BCD 码的判奇电路，当输入码为奇数时，输出为1，否则为0。
(完整word版)数字电子技术基础试题及答案
）级班（业专、化简、证明、分析综合题: （每小题10分，共70分）1 .写出函数F (A,B,C,D) = A B C D E的反函数。
F =2.证明逻辑函数式相等: BC D D(B C)(AD B) = B D数字电子技术基础期末考试试卷课程名称数字电子技术基础 B ______ 卷考试形式闭卷考核类型考试本试卷共3 大题，卷面满分100分，答题时间120分钟。
1. 时序逻辑电路一般由_______________ 和 _______________ 两分组成。
2. 十进制数（56）10转换为二进制数为__________ 和十六进制数为___________3. 串行进位加法器的缺点是_________ ，想速度高时应采用____________ 加法器'4. 多谐振荡器是一种波形________ 电路，它没有稳态，只有两个_______________5. 用6个D触发器设计一个计数器，则该计数器的最大模值M __________________3. 已知逻辑函数F= E( 3,5,8,9 , 10, 12) +E d(0,1,2)(1)化简该函数为最简与或式：(2)画出用两级与非门实现的最简与或式电路图:4. 555定时器构成的多谐振动器图1所示，已知R1=1K Q, R2=8.2K Q, C=0.1卩F试求脉冲宽度T,振荡频率f和占空比qRiR2Ucc8 43 Hilo 5552 5]==0*0 wF5.某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，Y 1、Y 分别才为低电平（被译中）oAr As As Ai A36•触发器电路就输入信号的波形如图 3所示，试分别写出D 触发器的Q 和Q1 的表达式，并画出其波形。
CP_jn_TL_n_TL-TLRd AO E QI7. D=n+1Q已知电路如图4所示，试写出：Q i =①驱动方程;②状态方程;③输出方程;④状态表；⑤电路功能。