8 半导体存储器与可编程逻辑器件
第14章 存储器与可编程逻辑器件
第14章存储器与可编程逻辑器件本章将主要介绍各种半导体存储器的功能﹑组成及其工作原理。
内容有存储器的概念，随机和只读存储器的功能、结构与应用，可编程逻辑器件的结构、工作原理、功能与应用。
14.1 半导体存储器概述半导体存储器是一种能存储大量信息的器件，它是由许多存储单元组成的。
每个存储单元都有唯一的地址代码加以区分，而且能存储一位（或一组）二进制信息，半导体存储器是目前应用最广泛的存储器件。
14.1.1 存储器的技术指标存储容量、存取时间是存储器的两个主要技术指标。
1. 存储容量存储容量表示存储器存放二进制单元的多少，一般来说，存储容量就是存储单元的总数，一组二进制信息称为一个字，而一个字由若干位(Bit)组成，若一个存储器由N个字组成，每个字为M位，则存储器的容量为N×M，单位是二进制的位。
例如一个存储单元有1K字，每个字的字长是4位，则该存储器的容量是4096位二进制单元。
存储容量越大越好，目前动态存储器的容量已经达到109位/片。
2. 存取周期存储器的性能基本上取决于从存储器读出信息和把信息写入存储器的速率。
存储器的存取速度用存取周期或读写周期来表征，把连续两次读（写）操作间隔的最短时间称为存取周期。
存取周期越短越好，目前高速随机存储器的存取周期仅10ns左右。
14.1.2 半导体存储器的分类半导体存储器的种类很多，从信息的存取情况来看，半导体存储器可分为随机存储器和只读存储器两大类。
随机存储器在正常工作状态下可以随机地向存储器任意存储单元写入数据或从任意存储单元读出数据，其英文名称为：Random Access Memory，缩写为RAM。
在断电后，RAM 中的信息会丢失。
只读存储器在正常工作时，存储器中的数据只能读出，不能写入。
只读存储器的英文名称为：Read Only Memory，缩写为ROM。
在断电后，ROM中的信息不会丢失。
从电路的器件构成情况来看，半导体存储器可分为双极型和MOS型两大类。
7数字电子技术基础第七章
标准的逻辑电平。同时，通过给定 EN 信号实现对 输出的三态控制。
在读取数据时，只要输入指定的地址码并
令 EN = 0 ，则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中，设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样，同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件，即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大，运算速度越 来越快，这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 ：
只读存储器（Read-Only Memory，简称 ROM） 随机存储器（Random Access Memory，简称RAM）
3 、 可擦除可编程只读存储器（EPROM）
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写，因而在需要经常修改 ROM中内容的场合，经常使用EPROM。分:
紫外线擦除的EPROM，也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器（Flash Memory）
上海理工大学2017年《电子技术基础》课程考试大纲
上海理工大学2017年《电子技术基础》课程考试大纲《电子技术基础》课程考试大纲参考教材：(模拟部分、数字部分)，康华光编，高等教育出版社，2004年1月第四版一、模拟电子技术部分1、半导体二极管及其基本电路了解半导体的基本知识、PN结的形成及特性、半导体二极管的特性、二极管基本电路及其分析方法、特殊二极管（稳压管）。
2、半导体三极管及放大电路基础了解半导体三极管的特性、放大电路的频率响应。
掌握图解分析法、小信号模型分析法、放大电路的工作点稳定问题。
重点掌握基本放大器静态工作点的设置及放大器非线性失真的分析与计算、基本放大器微变等效电路的含义以及如何在微变等效电路上分析计算放大器的输入电阻，输出电阻与放大器的增益。
3、场效应管放大电路了解结型场效应管的特性、场效应管放大电路的分析计算。
4、功率放大电路了解功率放大电路的性能要求、乙类双电源互补对称功率放大电路和甲乙类互补对称功率放大电路的分析计算。
5、集成电路运算放大器了解集成电路运算放大器中的电流源。
掌握集成电路运算放大器的特性（虚短和虚断的概念）。
重点掌握差动放大器的主要结构形式及放大器中每个三极管的静态工作点计算、在多种输入输出方式下计算差动放大器的交流参数（例：Ri，Ro，Aud）以及共模输入电压、共模增益、共模抑制比的含义及相应分析与计算。
6、反馈放大电路了解负反馈放大电路的方框图及增益的一般表达式。
掌握负反馈对放大电路性能的改善。
重点掌握负反馈放大器的四种形式及其判别，在深度负反馈情况下估算闭环放大器的增益。
7、信号的运算与处理电路重点掌握由理想放大器所组成的反相放大器，反相加法器，同相放大器以及差动输入型放大器（含仪表放大器）、积分器等的分析与计算；理想放大器在非线性状态下所组成的比较器，斯密特触发器等电路的分析与计算。
8、信号产生电路了解正弦波振荡电路的振荡条件、RC正弦波振荡电路、LC正弦波振荡电路、非正弦信号产生电路的结构和工作原理。
8半导体存储器与可编程逻辑器件
1. 存储矩阵
存储矩阵由大量基本存储 单元组成，每个存储单元可以 存储一位二进制数。这些存储 单元按字(Word)和位(Bit)构成 存储矩阵。 存贮容量 = 字数字长(每个字所包含的二进制数码的位数） 64K×8表示具有64K字，字长8位，共512K的存贮容量。
1K=1024(210) , M=1024K(220)
或阵列：一组或门，输出端 输出数据，输入端是位线， 字线与位线的2n个交叉点都 是可编程接点。
用一个译码器框代替固定的 “与”阵列,得PROM的简化
阵列图。
PROM的简化阵列图
注意：因位线一般接有下拉 电阻，故未与字线连接时是 低电平。图中的下拉电阻可 以省略。
2. PROM的可编程节点 出厂时，存储单元的内容为全1(或全0)，用户可根据需要 将某些单元通过编程改写为1(或0)。
(2) 芯片的片选控制端和读/写控制端也分别连在一起。
(3) 数据端各自独立，每一个I/O为568的存储器的连接图
2. 字扩展连接 用位数相同的RAM芯片组成字数更多的存储器 。
4片2568RAM芯片组成10248存储器的连接
3. 复合扩展
如果字数和位数都不够时,可以进行复合扩展连接，即 首先进行位扩展，然后再进行字扩展连接。
(1) 低密度PLD a. 只读存储器 ROM是一种早期的PLD，由于结构的限制，它更适合 于存储数据。
b. 可编程逻辑阵列 (Programmable Logic Array ,简称 PLA)
由可编程的与和或阵列组成，可以实现任意逻辑函数。
c. 可编程阵列逻辑( Programmable Array Logic ，简称 PAL) d. 通用阵列逻辑(Genetic Array Logic ，简称GAL)
《半导体存储器和PL》课件
本课程介绍存储器和可编程逻辑器件的基本概念，种类，工作原理，应用等 方面的内容，为大家深入了解数字电路设计提供必要的参考资料。
存储器的基本概念
静态随机存取存储器(SRAM)
适合高速读取和频繁写入数据的应用
动态随机存取存储器(DRAM)
适合容量大、功耗低的应用
常规存储器(RAM和ROM)
3
可编程逻辑数组(PLD)
可编程逻辑器件家族的一个重要分支，常用于数字信号处理和通信领域。
可编程逻辑器件的工作原理
逻辑单元结构
由多个逻辑元件组成，能够实现各种逻辑运算。
可编程连接器结构
用于控制输入/输出引脚连接和信号路径。
存储器和可编程逻辑器件的应用
1 存储器的应用场景
广泛应用于电子产品、通信系统等领域，如手机、路由器、智能家居等。
2 可编程逻辑器件在数字电路设计中的应用
一些常见的应用包括：运算单元、定时器、状态机、控制器、数据选择器等。
结论
重要性
存储器和可编程逻辑器件是数 字电路设计不可或缺的基础知 识。
进化方向
随着技术的不断发展，存储器 和可编程逻辑器件的容量、速 度、功耗将不断向着更高的方 向提升。
创新
学习存储器和可编程逻辑器件 的工作原理和应用，有助于开 发出更高效、更灵活、更智能 的数字电路设计方案。
适合低成本、容量小的应用
存储器的工作原理
存储单元结构
由一个存储单元和一个控制器构成，可读写单个 或多个字节的数据。
内部写入和读取的流程
通过控制信号和时逻辑器件的基本概念
1
门阵列
利用一系列门电路和控制器实现逻辑运算或选择操作。
2
可编程逻辑阵列(PLA)
半导体存储器和可编程逻辑器件
要点二
GAL（Generic Array Logic）
通用阵列逻辑，是PAL的改进型，采用EEPROM编程技术 。与PAL相比，GAL具有更高的可编程性和灵活性，可以 实现更复杂的逻辑功能。同时，GAL还具有可擦除和可重 复编程的特点。
05 半导体存储器和可编程逻 辑器件的关联与应用
在嵌入式系统中的应用
擦写次数有限
Flash Memory的擦写次 数有限制，达到一定次数 后可能会出现数据丢失或 损坏的情况。
价格较高
相对于一些传统的存储器 技术，Flash Memory的 价格仍然较高。
04 可编程逻辑器件技术详解
FPGA技术原理及优缺点
• 原理：FPGA（Field Programmable Gate Array）即现场可 编程门阵列，是一种可编程使用的信号处理器件，其内部包 含可编程逻辑块、可编程I/O模块和内部连线资源等。用户可 以通过编程来配置这些资源，实现特定的逻辑功能。
FPGA技术原理及优缺点
要点一
可重复编程
FPGA可以多次编程，方便用户进行功能修改和升级。
要点二
并行处理
FPGA内部包含大量逻辑单元，可以实现并行处理，提高数 据处理速度。
FPGA技术原理及优缺点
• 灵活性高：用户可以根据需求自定义逻辑功能，实现复杂的数字信号处理算法。
FPGA技术原理及优缺点
06 发展趋势与挑战
半导体存储器发展趋势与挑战
更高容量和更快速度
随着大数据和人工智能等技术的快速发展， 对半导体存储器的容量和速度需求不断提升 。
更低功耗
随着移动设备和物联网的普及，对低功耗半 导体存储器的需求也在增加。
半导体存储器发展趋势与挑战
脉冲与数字电路第八章 存储器与可编程逻辑器件
阵。
为 了存 取方便 ， 给 它们编上号。
32 行 编 号 为 X0 、
X1、…、X31， 32 列 编 号 为 Y0 、
Y1、…、Y31。
这 样每 一个存 储 单 元都有了一个固
定的编号，称为
地址。
2 ．地址译码器 —— 将寄存器 地址所对应的二进制数译 成有效的行选信号和列选 信号，从而选中该存储单 元。
8.2 随机存取存储器（RAM）
一． RAM的基本结构
由存储矩阵、地址译码器、读写控制器、输入/输出控制、 片选控制等几部分组成。
地 址 码 输 入 片选 读 /写 控 制 输 入 /输 出 地 址 译 码 器
存 储矩 阵
读 /写 控 制器
1. 存储矩阵
图 中 ， 1024 个 字 排 列成 32×32 的矩
1．位扩展
三． RAM的容量扩展
用8片1024（1K）×1位RAM构成的1024×8位RAM系统。
I/O 0 I/O 1024×1R AM A0 A1 A0 A1 A9 R /W CS I/O1 I/O 1024×1R AM A0 A1 I/O7
... A
9
R /WC S
... A
...
I/O 1024×1R AM A0 A 1
tW C
ADD CS
写入单元的地址
R/W
t AS
tW P t
WR
I/O
写入数据
t DW t DH
读出操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在 线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态。
半导体存储器和可编程逻辑器件
半导体存储器和可编程逻辑器件随着科技的不断进步，半导体技术及其应用越来越广泛，半导体存储器和可编程逻辑器件作为其中的重要组成部分，已经成为数字电路和计算机系统设计中必不可少的一部分。
本文将对半导体存储器和可编程逻辑器件的原理、应用、发展及未来趋势进行详细介绍。
一、半导体存储器半导体存储器是以半导体器件为主要构成材料的存储器器件，主要是用于存储数字信息。
其原理是根据内存存储器芯片内部的存储单元进行数据的读写操作。
目前最常见的半导体存储器有静态随机存储器（SRAM）、动态随机存储器（DRAM）、闪存存储器等。
1. 静态随机存储器（SRAM）SRAM是一种速度非常快的存储器，它的读写速度比DRAM快多了，通常用于将计算机的一级缓存内存中。
SRAM 是一种静态存储器，也就是说，当一条数据被存储在SRAM中时，只要电源没有被关闭，它就会一直保存在那里，在这种情况下，SRAM的读写速度都非常快。
2. 动态随机存储器（DRAM）DRAM是一种速度比较慢的半导体存储器，它是一种动态存储器，也就是说，它的存储单元采用电容器构成，所以需要不断地刷新，否则将会丢失存储数据。
目前，很多计算机主板上内存插槽里的内存条用的就是DRAM。
3. 闪存存储器闪存存储器具有非常高的可靠性、速度和存储容量，同时功耗也很低，所以广泛应用于计算机、手机、相机等各种电子设备存储信息。
闪存存储的最大特点是可以长期保存数据，并且不需要电源来保持其数据状态。
二、可编程逻辑器件可编程逻辑器件是一种能够实现设计者可以根据需要对其进行编程的器件。
它是一种可以通过编程改变其内部电路连接方式的芯片。
可以通过内部的可编程电路连接元器件来实现逻辑门电路、模拟电路和数字逻辑实现等。
常见的可编程逻辑器件有可编程门阵列（PGA）、复杂可编程逻辑器件（CPLD）、现场可编程门阵列（FPGA）等。
1. 可编程门阵列（PGA）PGA是一种集成度较低的可编程逻辑器件，它包含一个大量的与门和或门，可以用来实现一些简单的逻辑功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基本存储单元的信息能否被读出，或者外部的信息能否写到该
基本存储单元中，还决定于读/写控制器。 I/O D
读/写控制器 的逻辑电路图
上页
下页
返回
数字电子技术基础
I/O
D
I/O为存储器的数据输入输出端
D和D为RAM内部数据线 CS为片选控制输入端 R/W为读/写控制输入端 上页 下页 返回
数字电子技术基础
数字电子技术基础
2. RAM的写入时序
SRAM写入过程时序图 上页 下页 返回
数字电子技术基础
写入过程： （1）欲写入数据的地址加到RAM的地址输入端; （2）在CS端加入有效的片选低电平信号； （3）将欲写入的数据加到数据输入端; 上页 下页 返回
数字电子技术基础
（4）读写信号R/W变为低电平，保持一段时间tWP，以 确保数据的可靠输入； （5）使CS无效，完成本次操作，经延时twR和tDH 后， 可以改变地址信号和写入数据。 上页 下页 返回
数字电子技术基础
一个 8×8的RAM在某时刻存储的二进制数码表
地址码 存储的二进制数码（字节）
0 0 0 Байду номын сангаас 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 0 0 1 0
0 1 0 0 0 1 0 0
1 1 1 0 0 0 0 0
1 0 0 0 1 0 1 1
数字电子技术基础
一个具有4根地址线 ，则可选择16个字。 一个具有n根地址线的RAM，则有2n个字。 存储矩阵中存储单元的编址方法： (1) 单译码编址式，适用于小容量的存储器。 (2) 双译码编址式，适用于大容量的存储器。
上页
下页
返回
数字电子技术基础
单地址译码方式的结构图
每一行对应一个字，每一列对应32个字的同一位。
数字电子技术基础
采用双译码编址方式，可以 减少内部地址译码线的数目。 由于DRAM集成度高， 芯片的容量大，需要较多的 输入线，一般采用双译码编
址方式，且行和列地址分时
送入。
上页
下页
返回
数字电子技术基础
3. 读/写控制器 存储矩阵中的基本存储单元通过地址译码器被选中后，它 的输出端Q和Q须与RAM内部数据线D和D直接相连。而这时该
（2）读写信号一直保持高电平读状态； （3）在CS端加入有效的片选低电平信号，延时tCO 后，
在I/O 端会出现欲读的数据信号； 上页 下页 返回
数字电子技术基础
(4) 使CS无效，再经过一小段延时后，I/O 端回到高阻 状态，完成本次读操作。 图中tRC是RMA两次读操作之间的最小时间间隔,即RAM 的读周期。 上页 下页 返回
密度和性能的持续提高、低廉的开发费用和快速的上市
时间正在使设计人员转向HDPLD。 上页 下页 返回
数字电子技术基础
在PLD(HDPLD)中，门电路的简化画法
(a) 输入缓冲器 A A
(c) 连接方法
•
×
固定连接
(b) 三输入与门 ABC
编程连接
•••
Z 上页
擦除（断开）
下页
返回
数字电子技术基础
RAM:既能读出、写入数据,断电后数据不能保存。
上页
下页
返回
数字电子技术基础
RAM按照存储单元的结构类型分： (1) 静态RAM （Static RAM，简称SRAM） SRAM的特点： 存储单元结构较复杂，集成度较低，但读写速度快。 (2) 动态RAM （Dynamic RAM,简称DRAM） DRAM的特点： 存储单元结构简单，集成度高，价格便宜，广泛 地用于计算机中。 上页 下页 返回
低密度PLD的主要特点： 集成度低，结构简单，仅能实现较小规模的逻辑电路。
上页
下页
返回
数字电子技术基础
高密度PLD High Density PLD , 简称HDPLD。 HDPLD的主要特点： (1) 集成度高，速度快。 (2) 具有在系统可编程或现场可编程的特点。 (3) 能实现较大规模的逻辑电路。
RAM内部字线Wi选择一个字的所有位，n个地址输入有 2n个字， 2n根字线。 上页 下页 返回
数字电子技术基础
双译码编址方式中，地 址译码器分成X和Y两个。 存储矩阵中的每个字能 否被选中，由X地址线和Y地 址线共同决定的。
双地址译码方式的结构图
A0~A3送入X地址译码器，产生16根X地址线。 A4~A7送入Y地址译码器，产生16根Y地址线。 上页 下页 返回
数字电子技术基础
c. 可编程阵列逻辑( Programmable Array Logic ，简称 PAL)
d. 通用阵列逻辑(Genetic Array Logic ，简称GAL) GAL是在PLA基础上发展起来的，它采用了E2CMOS工 艺，实现了可改写，由于其输出结构是可编程的逻辑宏单元，
给逻辑设计带来很大的灵活性。
读写过程时序图 上页 下页 返回
数字电子技术基础
读写过程：
（1）先送入欲写入数据的行地址信号;
（2）地址信号稳定后，利用行选通信号RAS的下降沿， 把行地址信号存入行地址锁存器。 上页 下页 返回
数字电子技术基础
（3）再送入欲写入数据的列地址信号; （4）列地址信号稳定后，利用行选通信号CAS的下降沿， 把行地址信号存入行地址锁存器。 上页 下页 返回
存储在CS中。
(2) 读出时：位线原状态为0，Xi=1，T导通，电容 CS的电 荷向位线上的离散电容CD转移，使位线输出电压 UCD=CSUCS /(CS+CD)。 由于CS<< CD，UCD的UOH很小，必须经过放大器读出。 上页 下页 返回
数字电子技术基础
读出后CS电荷转移，所
存信息被破坏，必须立即刷 新恢复操作，以保证存储信
数字电子技术基础
8.2.4 集成RAM 举例 62256是一种存储容量为 62256逻辑符号
32K8的SRAM，它采用28脚
双列直插封装。 15个地址输入端A0~ A14
地 址 输 入
8个数据输入/输出端I/O0~ I/O7 输入 输出
一个片选输入端CS 一个输出允许端OE
一个读写控制端WR 上页 下页 返回
8.2
8.2.1 RAM 的结构
RAM的一般组成： 存储矩阵
随机存储器
地址译码器
读/写控制器
上页
下页
返回
数字电子技术基础
1. 存储矩阵 存储矩阵由大量基本存储 单元组成，每个存储单元可以 存储一位二进制数。这些存储 单元按字(Word)和位(Bit)构成 存储矩阵。 存贮容量 = 字数字长(每个字所包含的二进制数码的位数） 64K×8表示具有64K字，字长8位，共512K的存贮容量。 1K=1024(210) , M=1024K(220) 上页 下页 返回
数字电子技术基础
2. DRAM存储单元
DRAM存储单元一般是利用电容存放信息。 为了提高集成度，目前
大容量的DRAM存储单元 只用一个MOS管和一个电 容组成。 图中： 电容CS用来存储数据 T为门控管 单管动态MOS存储单元 上页 下页 返回
数字电子技术基础
工作原理： (1) 写入时：字线Xi=1，T导 通，位线Bj上的输入数据经T
I/O
D
当片选控制信号CS=1时，读/写控制器都处于高阻状态。
上页
下页
返回
数字电子技术基础
I/O
D
当CS=0，R/W=1时，读出驱动器使能，I/O=D， RAM中的信息被读出；
上页 下页 返回
数字电子技术基础
I/O
D
当CS=0，R/W=0时，读出驱动器使能，输入数据经过写入 驱动器，以互补的形式加在数据线D和D上， D = I/O， D = I/O， 数据被写入RAM中的存储单元。 上页 下页 返回
数字电子技术基础
(3) 可擦除 PROM（Erasable PROM 简称EPROM) PROM中写入中的数据可用紫外线擦除，用户可 以多次改写其中存储的数据。
(4) 电可擦除 EPROM（Electrically EPROM 简称E2PROM)
E2PROM用电可擦除存入的数据，使用起来更见加方便。
数字电子技术基础
2. 只读存储器（ROM )
一般存入固定的数据，工作时只需读出所存的数据，
ROM中存储的数据即使断电也不会丢失。
按照ROM数据写入的方式，可分为：
(1) 掩膜ROM
掩膜ROM存储的数据是在集成电路厂确定的，用户无法更改。
(2) 可编程ROM (Programmable ROM 简称PROM) PROM中的数据由用户自己写入，但只能写一次，写 后就无法改变。 上页 下页 返回
息不会丢失。
动态MOSRAM的特点：
优点: 是容量大，功耗低，价格便宜。
缺点: 读写速度比SRAM低，并需要刷新及读出放大器 等外围电路。 上页 下页 返回
数字电子技术基础
8.2.3 RAM的读写时序
1. RAM的读出时序
SRAM读出过程时序图 上页 下页 返回
数字电子技术基础
读出过程： （1）欲读数据的地址加到RAM的地址输入端;
数字电子技术基础
8.2.2 RAM的存储单元 1. 六个MOS管组成的静态存储单元 T1~T4组成基本的RS 触发器，存放一位二进
制数码。
T5、T6是门控管，作模拟
开关，以控制触发器的输
出Q、Q与位线Bj、Bj的连 接。 上页 下页 返回
数字电子技术基础
当Xi=1时，T5和T6导通，
触发器的输出Q、Q与 位线Bj、Bj的连接。 当Xi=0时，T5和T6断开， Q、Q与Bj、Bj的连接也 被断开。 T7、T8是每一列存储单元共用门控管，受Yj地址线控制， 用以控制该列输出与RAM内部数据线的连接。Yj=0时断开， Yj=1时导通。 上页 下页 返回