PCB传输线间串扰抑制方法分析

合集下载

信号串扰消除方案之PCB设计IDA Crosstalk分析功能-基础电子

信号串扰消除方案之PCB设计IDA Crosstalk分析功能-基础电子

信号串扰消除方案之PCB设计IDA Crosstalk分析功能-基础电子现今电子产品轻薄短小伴随追求更高信号传输质量进展趋势,使得电路板尺寸愈来愈小,各层走线密度也愈来愈大,特殊当信号速度持续加快时,串扰(Crosstalk)问题也愈趋严峻。

串扰会直接影响信号是否能正确接收,因此如何降低噪声干扰成了PCB设计团队需面对的重要课题。

本文将透过设计实例详解如何使用Allegro?PCBDesigner中的IDA(In-DesignAnalysis,设计同步分析)Crosstalk分析功能,只要搭配零件模型的挂载,EE/Layout人员就能于设计中同步进行SI 等级的串扰分析,预先消退常见的信号串扰问题,并达到更为的结果,使设计效率提升,不良机率削减。

1串扰(Crosstalk)挑战当我们处在低隔板的办公室环境中时,假如周遭刚好有几位说话很感动且又很投入的同事的话,我们就很简单收到此起彼落不同方位的声压,且若有时同个方向的几位同时发声时,那个声压的影响会更加乘、更加有感。

当这情境若发生于电子产品设计上,就是我们常见的串扰(Crosstalk)问题!串扰,又称串音干扰,简言之就是两传输线间的电感/电容耦合现象,信号在动态线(acTIveline)或称攻击走线(aggressorline),会将一部份的信号传到无信号的静态线(又称受害走线,vicTImline)上,而造成耦合干扰问题。

如下图(1)例子中传输信号的传输线,受害线旁边攻击线的工作电压有的是1V有的为2.5V,因强度不同,它们对受害或静态线产生耦合噪音的影响程度也会有不同。

现今电子产品轻薄短小伴随追求更高信号传输质量进展趋势,使得电路板尺寸愈来愈小,各层走线密度也愈来愈大,特殊当信号传输速度持续加快时,串扰问题也愈趋严峻,如何降低噪声干扰成了PCB 设计团队需面对的重要课题。

2抑制串扰解决之道串扰(Crosstalk)直接影响信号是否能正确接收,对于PCB设计更是为一大麻烦问题!为削减串扰,有的会使用3W规章规范,确保线间距够大使得不相互干扰,不过犹如我们在技巧二-Coupling篇所述3W规章下是单纯以间距来稽核,其缺点就是精确度不足,并且也易导致成本增加。

PCB设计中防止串扰的方法有哪些

PCB设计中防止串扰的方法有哪些

PCB设计中防止串扰的方法有哪些串扰(CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。

克服串扰的主要措施有:加大平行布线的间距,遵循3W规则。

在平行线间插入接地的隔离线。

减小布线层与地平面的距离。

3W规则为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。

如要达到98%的电场不互相干扰,可使用10W的间距。

在实际PCB设计中,3W规则并不能完全满足避免串扰的要求。

按实践经验,如果没有屏蔽地线的话,印制信号线之间大于lcm 以上的距离才能很好地防止串扰,因此在PCB线路布线时,就需要在噪声源信号(如时钟走线)与非噪声源信号线之间,及受EFTlB、ESD 等干扰的“脏“线与需要保护的“干净”线之间,不但要强制使用3W 规则,而且还要进行屏蔽地线包地处理,以防止串扰的发生。

此外,为避免PCB中出现串扰,也应该从PCB设计和布局方面来考虑,例如:1.根据功能分类逻辑器件系列,保持总线结构被严格控制。

2.最小化元器件之间的物理距离。

3.高速信号线及元器件(如晶振)要远离I/()互连接口及其他易受数据干扰及耦合影响的区域。

4.对高速线提供正确的终端。

5.避免长距离互相平行的走线布线,提供走线间足够的间隔以最小化电感耦合。

6.相临层(微带或带状线)上的布线要互相垂直,以防止层间的电容耦合。

7.降低信号到地平面的距离间隔。

9.尽可能地增大信号线间的距离,这可以有效地减少容性串扰。

10.降低引线电感,避免电路使用具有非常高阻抗的负载和非常低阻抗的负载,尽量使模拟电路负载阻抗稳定在loQ~lokQ之间。

因为高阻抗的负载将增加容性串扰,在使用非常高阻抗负载的时候,由于工作电压较高,导致容性串扰增大,而在使用非常低阻抗负载的时候,由于工作电流很大,感性串扰将增加。

11.将高速周期信号布置在PCB酌内层。

高速电路PCB设计方案中串扰问题的抑制

高速电路PCB设计方案中串扰问题的抑制

高速电路PCB设计中串扰问题的抑制耿俊<北京工业职业技术学院,北京100042)摘要:传输信号的串扰问题,在高速电路PCB设计中一直是重点考虑的问题。

特别是电子产品设计的高速化和小型化,如何抑制传输信号的串扰,使其降低到最低,这是每一位高速电路PCB设计者追求的目标。

本文通过对影响传输信号串扰因素的分析,结合多年高速电路PCB设计的经验,对抑制信号串扰的方法做了比较详尽的表述。

为高速电路PCB设计人员提供一些经验,在高速电路PCB设计中少走弯路。

关键词:高速;PCB;串扰;影响因素;抑制The inhibitionofcrosstalk problemsIn the design ofhigh-speed circuit PCBGengJun(Beijing polytechnic college,Beijing 100042)Abstract:The signal transmission crosstalk problems, in high-speed circuit PCB design has been is the key consideration of problems. Especially the electronic product design of the fast pace and miniaturization, how to suppress the signal transmission of crosstalk, make it down to a minimum, this is every high-speed circuit PCB designer pursuit of the goal. Based on the impact factors of signal transmission link analysis, with many years of experience in high-speed circuit PCB design, to control the signal of the methods of crosstalk compared detailed statement. For high-speed circuit PCB design personnel to provide some experience, in high-speed circuit PCB design less mistakes.Key words:High speed。

PCB传输线间串扰抑制方法分析

PCB传输线间串扰抑制方法分析

传输线间单位 长度互电 感, Cii ( i = 1, 2, 3) 为单 位长 度上的
自电容, Cm1 Cm2 Cm 3 分别为传输线间单位长度互电容。
将式 (1) 去耦可得二阶微分方程:
52 5z2
V^
(
z)
=
( jX ) 2LC V^ ( z )
( 6a)
52 5z2
I^
(
z)
=
( jX ) 2LC
2 原理
多层 PCB 上的传 输线 可以 用微 带线 和 带状 线建 模 [2] , 本文仅针对普 通的微带线 模型进 行分析。 将 PCB上 两条平 行传 输线放 置在介质 板同一 面, 如图 1 所示, 其中一 条线一 端接有信号源 , 源内阻为 Zs, 另 一端接 有负载, 阻抗 为 Zl, 称 为发射线; 另一条线 两端接负 载, 阻抗分别 为 RNE 和 RNE, 称 为受扰线, 两条传输线有公共接地平 面。传输线 线宽为 w, 线 间距为 s, 长度为 L, 基板相对介电常数为 Er, 基板厚度为 h。
收稿日期: 2009 - 06- 12
杂, 理论分析比较困难。本文利用网络 级联的方法 来分析加 有保护带的传 输线。该 方法将 加保 护带传 输线 等效 为一系 列端口子网络 级联, 各子网络由传输线 部分和接地 柱部分组 成, 传输线部分用传 输线理 论近 似, 金属接 地柱 用阻 抗模型 近似, 求得各子网络 传输矩 阵, 通过 传输矩 阵将 各子 网络级 联得到传输线 终端响应。通过对结果分析发 现, 加 入保护带 能有效的抑制线间串扰 。同时, 保护带参数 ( 接地柱间 距、半 径 )变化对传输线间串扰有明显影响。
根据传输线理 论, PCB 传输 线满 足下 面两 个条 件时, 传 输线上的电压电流可 用多导体传输线方程表示:

PCB传输线间串扰抑制方法分析

PCB传输线间串扰抑制方法分析

结果表明 , 加入保护带 能有效地抑制线间串扰 , 保护带参数 ( 接地柱间距 、 半径 ) 的变化对串扰抑制有明显影 响。研究对工程 中正确设 置保护带 以降低 串扰提供了必要的参考。
关键词 : 兼容 ; 电磁 串扰 ; 输 线 理 论 ; 护 带 传 保
中 图分 类 号 :M12 T 5 文 献 标 识 码 : B

a e mo l rva hoes cinsae u e o smu ae te g a d ta e.Ther s t h w h f c ie e so r sak ne dei f i l e t ngo o r s d t i l t h u r rc e ulss o t e ef tv n s fcost l e
An l ss o o s a k Re c i n i a m iso n s o a y i f Cr s t l du to n Tr ns s i n Li e n PCBs
D ig—h iD N u , U h n— i g U Tn u, I G Jn G O C e j n a
P B电路 设 计 中不 容 回避 , 经 成 为 电磁 兼 容 的焦 点 问 题 之 C 已

杂 , 论 分 析 比较 困难 。本 文 利 用 网 络 级 联 的方 法 来 分 析 加 理
有保 护带 的传 输线 。该 方法 将加保 护带 传输 线等效 为一- 系
列 端 口子 网络 级联 , 子 网络 由传 输 线 部 分 和接 地 柱 部 分 组 各
l e , e lie i hls hc eecnet ymi otp ntet f i hls n rud d(u r ae i s m t ldv o i w r once b c siso po v o dgon e gadt c ) n a fl a ew h d r r h o a e a r

PCB设计中的串扰分析

PCB设计中的串扰分析

PCB设计中的串扰分析【摘要】串扰是高速电路实现其信号完整性的主要障碍之一,为了尽可能的地减小串扰对信号品质的影响,保证电路功能的高品质实现,有必要分析PCB 设计中的串扰问题。

本文针对一块板卡中,数据丢包的现象,利用理论分析和软件仿真的方法,得出串扰是数据品质不佳的罪魁祸首。

并对串扰进行定量的分析,最后找到抑制串扰的方法,得到高品质的信号输出。

【关键词】串扰;ICR高速电路;信号完整性1.引言串扰在电子学上是指两条信号线之间的耦合现象。

电容性耦合会引发耦合电流,而电感性耦合则引发耦合电压。

根据麦克斯韦定律,只要有电流的存在,就会有磁场存在,磁场之间的干扰就是串扰的来源。

2.串扰的危害接下来,我们以一块板卡中出现的数据丢包问题,来说明串扰对信号品质的影响,以及对整个电路系统的危害。

笔者遇到过一块板卡,在常温下数据传输是正常的,高低温的时候,出现了数据丢包的现象,查看发生数据丢包的差分信号线的眼图,发现丢包数据线的眼图很差,如图1所示:图1 发生丢包的数据线对应的眼图为了查找数据丢包的原因,用Sigrity PowerSI软件对丢包的数据线Lane3,提取了其插损、回损、串扰、ICR(Insertion to crosstalk ratio),参照IEEE802.3ap 标准,将提取出来的参数和IEEE802.3ap标准中规定的最低限进行比对,以期能找到数据丢包的原因。

2.1 IEEE802.3ap标准IEEE802.3ap标准中,关于ICR的计算如下:IEEE802.3ap标准中,关于crosstalk的计算见式7,其中PSFEXT是NEXT 和FEXT的功率之和。

(7)2.2 仿真准备此板卡的PCB为20层,所用PCB材料为MEGTRON4,介电常数3.9。

2.3 仿真过程和结果我们找到离Lane3最近的同层信号线、相邻层信号线、换层过孔,作为干扰源,一共找了10条信号线,这10条信号线加上Lane3本身的两条信号线,总共有12条信号线,将其设为24个port。

PCB布线产生的串扰及其解决办法

PCB布线产生的串扰及其解决办法

PCB布线产生的串扰及其解决办法《装备制造技术))2007年第7期PCB布线产生的串扰及其解决办法黄守宁(广西机电职业技术学院,广西南宁530007)摘要:介绍了电磁耦合的基本原理,定性地分析了串扰的形成杌理,重点分析了串扰的主要因素即后向串扰,给出了串扰的估算公式阐述了PCB设计中解决串扰问题的具体策略.关键词:电磁耦合;串扰;PCB布线中图分类号:TM15文献标识码:A文章编号:1672—545X(2007)07—0121—021电磁耦合原理PCB上的走线对相邻布线的串扰是通过两线间的耦合来产生的.笔者主要讨论电磁耦合原理,并给出降低耦合强度的可行办法.重点介绍和串扰相关的非传导方式.它包含电场耦合,电磁耦合,电一磁混合耦合三种模式.1.1电场耦合电场的耦合模型如图1所示:Vn等效电路图1电场的耦合模型其中:Cl,C2为线路自身分布电容,Cr为线问分布电容.从等效电路可以算出耦合的干扰电压:由此式可得干扰电压和信号频率的关系如图2:CTf图2干扰电压和信号频率的关系图3简化模型从图可知,在低频时耦合的干扰信号较少.将模型再度简化如图3所示.收稿日期:2007-05—17作者简介:黄守宁,广西机电职业技术学院教师.其中:CT--CF+C2,V§Vs斋I_,cT,VN=Re3xJ∞竹'"'综上所述,可以找到抑制电场耦合的方法:那就是尽可能降低导线间的分布电容.比如:可以加大导线间的距离,也可以缩短导线间并行的长度,或者让走线尽量靠近接地平面,或者在两根导线问加隔离地线等.另外,在不影响系统性能的前提下,也可以降低的值,使用上升沿较缓的器件.当然,降低负载阻抗也是减小电场耦合的有效手段.1.2磁场耦合当变化的磁力线穿过一个闭合回路,在此会产生感应电压,而两根导线之间的磁场耦合通常由下式决定:dVr,r-Mx其中:M是互感.由电磁场理论可知,互感M跟导线的长度,形状以及离地面的高度等因素有关.如图4所示.走线l走线2地平面图4互感的影响因素也就是说,地面上两根圆导线间的互感由平行导线到地的距离以及两导线间的距离决定的.从上面的分析,可以得出减少磁场耦合的方法:(1)减少回路所涵盖的面积;(2)使回路和干扰源的距离尽可能远;(3)使回路方向与磁场方向平行;(4)降低磁场干扰源的强度;(5)减少回路间的互感,而要减少回路间的互感,可以采取将两导线的间距拉大;缩短导线的长度;使导线尽可能接近地平面;使各自磁场方向相互垂直等方法,如图5所示.(6)加屏蔽线,如图6所示.121EquipmentManufaetringTechnologyNO.7,2007GNDraCe…一GND图5减少回路间互感的方法图6加屏蔽改善互感的方法1.3混合形式如图7所示:RstL】图7混合形式在低频的条件下,可以将混合的模型理解为电场和磁场的叠加.而在高频的条件下,应采用传输线的理论进行分析,也就是说,将每一根耦合线路用电容,电感元件来替代.可以通过比较耦合线路的长度和线路上信号的波长来区分高频和低频. 在实际电路中,往往是电场耦合与磁场耦合同时存在,可以通过接收电路阻抗的大小来判断哪一种耦合方式占优势:(1)当接收电路为高阻抗时,电场耦合占优势;(2)当接收电路为低阻抗时,磁场耦合占优势.当然,也有可能这两种耦合形式均不占优势或者是没有哪一种耦合形式占明显优势.2串扰形成机理剖析2.1串扰的形成过程笔者用离散的方式讨论有关串扰的形成机理,并给出解决串扰问题的重要原则.在PCB设计中串扰是一个复杂的问题,而且不易独立测量;串扰,反射和EMC问题往往同时存在,相互影响.影响串扰问题的三个要素是侵害网络,被侵害网络和电磁耦合;考察图8所示的情况:A—B囊动舅£C-D馥扰线图8串扰问题的三个要素在图中的一段走线A—B,在A端有一个驱动源,假设有一个脉冲沿A向B移动,现在的位置是X点.与走线A—B并行的有另外一根导线c—D,假设它是受干扰走线,那么在X 点,A—B与c—D可能就会产生耦合.两条导线之间存在分布电容,会有一些电容性耦合.同时122这两根平行走线存在互感,所以也存在一些电感性耦合.对于电阻性耦合,因为多数PCB设计中介质都是较好的绝缘体,所以这一点基本可以不考虑.从上一部分的论述中可以知道,无论电容性耦合还是电感性耦合,它们都会随线间距的增大而减少,由此,可以得到了第一条原则:准则1:其他条件不变,增大线间距有利于减少串扰.沿A—B传输的信号对c—D产生的干扰,源于A—B中信号的交流分量,静态的直流分量是不能在两条导线问产生耦合的.耦合的强度与A~B中传输的信号的频率(或者谐波分量的频率)有直接关系,由此可以得到了第二条原则:准则2:较低的频率或较缓的上升沿有助于减小线问串扰.2.2串扰主要因素串扰的主要因素可以概括为以下几个方面:(1)互容耦合导致的串扰:记为,由线间的容性耦合产生的,在被扰走线中沿前后两方向以相同的极性传输;(2)互感耦合导致的串扰:记为,由线间的感性耦合产生的,在被扰走线中沿前后两方向以相反的极性进行移动. (3)串扰的方向性:串扰信号的传输在前后两向都存在.互容和互感所产生的前向串扰信号幅度上接近,极性上相反,所以合成的串扰趋于消失.而它们产生的后向串扰信号幅度上近似,切极性上相同,所以合成的信号相互叠加增强.(4)串扰的强度:前向串扰与驱动线A—B的驱动脉冲信号相似,其强度随耦合长度的增加而变大;而后向串扰强度有上限,它随耦合长度增长到一定幅度后就不再随耦合长度增长而变化.(5)物理环境:如果两根线被包含在一个均匀的介质中(比如带状线环境),容性和感性的前向串扰分量幅度几乎完全相等且相互抵消,因此,一般无需担心均匀介质环境中的前向串扰问题.如果周围环境介质不均匀,那么感性分量很可能大于容性分量.由此可以得到了第三条原则:准则3:带状线环境有助于解决前向串扰问题.2.3PCB设计中串扰问题的解决对策2.3.1解决串扰问题的思路对于一个具体的设计,首先要对可能受串扰影响的部分进行评估,比如设计中某部分可能存在较长的平行走线,信号的速率较高,信号的摆幅较小.是否存在非同步系统的信号或同步系统中的非同步信号相距较近等.其次要确定被相关器件接收端的噪声容限,以确定串扰幅度的控制范围.2.3.2解决串扰问题的对策解决串扰问题应该从以下两个方面来考虑:(1)幅度控制从PCB布线的角度,可以采用前文中谈到的加大线间距的方法减少串扰幅度.串扰的幅度小于器件的噪声容限,那么串扰就不会对信号的判决造成影响;一味地追求把串扰幅度降低是没有多大意义的.(2)时序控制仔细观察信号的时序关系,在时序上设法避开串扰脉冲的[下转第124页】EquipmentManufactringTechnologyNO.7,2007该方法适用于三相绕组中剩磁为零,以及三相独立控制和闸的情况.文献[2】对这种合闸策略进行了仿真,励磁涌流的幅值最大可削减98%.2.3延时合闸策略实施这种合闸策略时,一相先合闸,另外两相在2~3工频周期后合闸.延迟合闸策略利用了变压器铁芯磁通平衡效应. 设A相先合闸,则B,C两相中产生的感应磁通将不同.如图2 所示,B,C两相的感应磁通从各自的剩磁开始在同一方向上延其磁滞回线运动.则C相将先达到饱和点,而B相仍处在其磁滞回线的线性部分.此时,由于变压器的非线性,C相绕组的电感将大于B组绕组的电感,则C组绕组的电压将小于B组绕组的电压,所以,B组绕组中磁通将增长较快,最后,C组和B组的磁通将趋相等,从而也消除了两相中剩磁的作用,这也称作铁芯磁通的平衡效应.兹通A相B相c相l{77电流/\l;..—初始剩磁通图2A相先合闸,B,C两相延迟合闸的磁通变化规律该方法实用于已知单相绕组中的剩磁,三相独立合闸的情况.文献[啊这种合闸策略进行了仿真,励磁涌流的幅值最大可削减98%.3结论通过对电力变压器励磁涌流产生机理的分析,介绍了利用控制三相开关合闸时间来削减励磁涌流的方法,可以加深人们对电力变压器励磁涌流的认识.但在如何削弱电力变压器的励磁涌流的研究中,还有许多路要走,其发展空间非常大.还有诸如内插电阻法,改变绕组的分布法等来削减励磁涌流,需要在今后工作中做更深入的研究.参考文献:【1]孙志杰,陈云仑.波形对称原理的变压器差动保护叨.电力系统自动化,1996,20(4):42—46.f2]JHBrunke,KJFrohlich.EliminationofTransformerInrushCurrents byControlledSwitching,PartII:ApplicationandPerformanceComid—erations[J].IEEETrans.PowerDeliv,2001,16(2):281--285.【3]沈玲岩,王维俭.计及铁磁非线性的三相变压器励磁涌流的仿真研究[J].清华大学,1989,29(4):19—23.【4]CB瓦需京斯基.变压器的理论与计算【M].北京:机械工业出版社,1983.【5]JesusRicoJ,EnriqueAeh~ManuelMadriga1.TheStudyofInrushCur—rentPhenomenonUsingOperationalMatrices叨.IEEETRANSACTION- SONPOWERDELlVERY,2001,16(2):231—237. DiscussionOfExcitationInrushCurrentOfPowerTransformerCHENZhen-hua(GuigangPowerSupplyBureau,GuangxiPowerGridCorporation,GuigangGuangxi53710 0,China)Abstract:TheexcitationinrushCUrrentincreasesharplywhenthetransformerclosingunder theconditionofno-load.Thetransformerwork—ingwillbeaffectedbyit.Themechanismwhichcausestheexcitationinrushcurrentwasanalyz edinthispaper,andamethodthatcontrollingtheclosingtimeofthethree-phaseswitchtoreducetheexcitationinrushcurrentwasintroduce d.Keywords:Powertransformer;,Excitationinrushcurrent;Three—phaseswitcho●o●o●o●o●o●o●o●o●o●o●o●o●o●o●o●◇●◇●◇●o●o●◇●o●o●o●o●o●◇●o●o●o●o●o●o.o.o●o●o.o.o●o●o●o.o.o●o●[上接第122页】影响:在同步系统中,数据的采样是由时钟的边沿触发的,如果数据线上串扰发生位置距时钟有效边沿有一个足够长的时间,那么串扰导致的误判也不会对数据产生多大的影响.当然,这里的时钟信号,帧同步等就成了问题的关键,如果它们受到串扰影响而产生错误,那么,被它们同步的系统也将会出现问题.对于这些信号,应该采取特殊的措施,减少可能发生的串扰,例如让它们远离有可能形成干扰的信号走线.类似的,对于不属于一个同步系统的信号线路,它们之间的串扰应当引起关注.参考文献:【1]曾峰,候亚宁,曾凡雨.印刷电路板(PCB)设计与制作【M].北京:电子工业出版社,2002.[2]阎石.数字电子技术基础(第四版)【M].北京:高等教育出版社,1998.CoherentCrosstalkofPCBRouteandItsSolutionHUANGShou—ning (GuangxiTechnologicalCollegeofMachineryandElectricity,Nanning530007,China) Abstract:ThebasicprincipleofelectromagneticcouplingWasintroducedandtheformation mechanismofcoherentcrosstalkwasanalyzedinthispaper.Themainfactomthatcausethecoherentcrosstalkwereanalyzedindetailanditscal culationformulaWasgiven.Asolutiontothe coherentcrosstalkwaspresented.Keywords:Electromagneticcoupling;Coherentcrosstalk;PCBroute124。

PCB布线的干扰与抑制处理方法

PCB布线的干扰与抑制处理方法

PCB布线的干扰与抑制处理方法PCB布线的地线干扰与抑制处理方法1.地线的定义4o?~t}t7j0什么是地线?大家在教科书上学的地线定义是:地线是作为电路电位基准点的等电位体。

这个定义是不符合实际情况的。

实际地线上的电位并不是恒定的。

如果用仪表测量一下地线上各点之间的电位,会发现地线上各点的电位可能相差很大。

正是这些电位差才造成了电路工作的异常。

电路是一个等电位体的定义仅是人们对地线电位的期望。

HENRY给地线了一个更加符合实际的定义,他将地线定义为:信号流回源的低阻抗路径。

这个定义中突出了地线中电流的流动。

按照这个定义,很容易理解地线中电位差的产生原因。

因为地线的阻抗总不会是零,当一个电流通过有限阻抗时,就会产生电压降。

因此,我们应该将地线上的电位想象成象大海中的波浪一样,此起彼伏。

u{mi8BqA9X0.AUlN$k`0A!Lc-M02.地线的阻抗1E+cVhJ0m0电子爱好者社区U9L`\h}.u谈到地线的阻抗引起的地线上各点之间的电位差能够造成电路的误动作,许多人觉得不可思议:我们用欧姆表测量地线的电阻时,地线的电阻往往在毫欧姆级,电流流过这么小的电阻时怎么会产生这么大的电压降,导致电路工作的异常。

要搞清这个问题,首先要区分开导线的电阻与阻抗两个不同的概念。

电阻指的是在直流状态下导线对电流呈现的阻抗,而阻抗指的是交流状态下导线对电流的阻抗,这个阻抗主要是由导线的电感引起的。

任何导线都有电感,当频率较高时,导线的阻抗远大于直流电阻,表1给出的数据说明了这个问题。

在实际电路中,造成电磁干扰的信号往往是脉冲信号,脉冲信号包含丰富的高频成分,因此会在地线上产生较大的电压。

对于数字电路而言,电路的工作频率是很高的,因此地线阻抗对数字电路的影响是十分可观的。

电子爱好者社区/B[+c2A,Y,J&kv-I表1导线的阻抗(Ω):D"XL(_P%uQ0频率电子爱好者社区HMb(eAmyHzD=0.65电子爱好者社区V;xXiXG3I~3B10cm1mD=0.27"V:Qe,w,W0s9_4~010cm1mD=0.065vR&AsQ9E!X010cm1mD=0.04/}Ynme(r010cm1m1051.4m517m327m3.28m5.29m52.9m13.3m133m1k429m7.14m632m8.91m 5.34m53.9m14m144m100k42.6m712m54m828m71.6m1.090.3m 1.071M426m7.12540m8.28714m10783m10.65M2.1335.52.741.3 3.57503.865310M4.2671.25.482.87.141007.710650M21.3356274 1435.750038.5530100M42.65471.477150M63.981107115电子爱好者社区K8kZ:h7IlHt6h如果将10Hz时的阻抗近似认为是直流电阻,可以看出当频率达到10MHz时,对于1米长导线,它的阻抗是直流电阻的1000倍至10万倍。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。


frcquency/GK (b)远端串扰
图6 对比串扰曲线
由图6对比表明,加入保护带后近端和远端串扰都明显 得到了抑制,近端串扰降低了10dB左右,远端串扰降低了
7dB左右。从图6可以发现,在低频段U<1GHz),接地柱 间距的变化对近端、远端串扰的影响并不明显,但是随着频
率的升高,在m=3,即△z=75mm,近端和远端串扰从0. 9GHz左右开始出现谐振,在m=5即Al=37.5mm,串扰从 1.5GHz左右开始出现谐振。经计算发现,接地柱间距约等于
收稿日期:2009—06一12
杂,理论分析比较困难。本文利用网络级联的方法来分析加 有保护带的传输线。该方法将加保护带传输线等效为一系 列端口子网络级联,各子网络由传输线部分和接地柱部分组 成,传输线部分用传输线理论近似,金属接地柱用阻抗模型 近似,求得各子网络传输矩阵,通过传输矩阵将各子嘲络级 联得到传输线终端响应。通过对结果分析发现。加入保护带 能有效的抑制线闻串扰。同时,保护带参数(接地柱间距、半 径)变化对传输线间串扰有明显影响。
系统信号准确性,消除噪音,通常在传输线间插入一列用会属填充的、顶端用微带连接的接地柱线(简称保护带)。由于加有
保护带的传输线系统结构复杂,理沦分析比较困难。利用网络级联的方法对加有保护带的传输线建模进行分析。计算分析
结果表明。加入保护带能有效地抑制线间串扰,保护带参数(接地桂间距、半径)的变化对串扰抑制有明显影晌。研究对工程


圈3 传输线部分示意图
圯,《弘加隧](2,
(a旃i棚

II

!j

【】

Il
-I
lI
图2 加保护带耦合PCB传输线模型
本文根据保护带结构的周期性,将加保护带传输线系 统等效为一系列六端121子网络的级联,各子网络由传输线部 分和接地柱部分组成,如图2b所示,传输线部分由多导体传 输线理论求出级联矩阵,金属接地柱用阻抗模型近似,各子 网络通过级联矩阵串联起来,得到传输线的终端响应。 2.1传输线部分的分析方法
柱部分两端的电压电流可做如下近似:V’。=矿。,∥:=P:,
矿,=%,,’。=,,。,,,=£+,2,,’,=以,则电压电流用矩阵
形式表示为:
阶巴:蛳
(21)
妒,。=【i ; ;】 妒屹=【; ; 兰】
%=麒。卜=睦 ;;】
将(21)式代入(14)、(15)、(16)、(17)式得子网络端电 压电流方程的矩阵形式
中正确设置保护带以降低串扰提供了必要的参考。
关键词:电磁兼容;串扰;传输线理论;保护带
中图分类号:TMl52
文献标识码:B
Analysis of Crosstalk Reduction in Transmission Lines on PCBs
DU Ting—hui,DING Jun,GUO Chen-jiang
(66)
专吒(z)=T一(如)2LC吒(:)
(8’
T‘|,2LcT=12=1 0记0 l
(9)
k(z)=匕+e’+k—ep 将式(10)代入式(7)中,得到实际电压的解
k=玑(z)
将式(11)代入式(1a)可得实际电流解
t=一2去㈧
将传输线部分两端电压电流写成矩阵形式
【;]=暖孤22 J l
式中
∥I。=÷i,一r(e一一+e一)r‘1i,
(16)
d为子网络中传输线部分长度。 2.2 接地柱部分分析方法
接地柱的阻抗由电阻r和电感两部分组成‘6】[引,
⑦诊
图4 接地柱截面图
接地柱的电阻是频率的函数,随频率的升高,趋附效应 加剧,接地柱导电截面积减小,接地柱截面图如图4所示,阻 抗z。增加,接地柱单位长度电阻可近似为:
Lr=磊丽1 .f一斋“筋 (18) L》筋
根据传输线理论,PCB传输线满足下面两个条件时,传 输线上的电压电流可用多导体传输线方程表示:
...——324..-一
万方数据
LL:2f三艺k乏-1,如 :『qkC.l1,iC 2。 C艺%乏%]。l 5,(5’
L Z砬k厶。,_l
I-c葩C帕C33_J
专矿(z)=(必)2LC矿(z)
(6口’
专j(z)=(如)2LC?(z)
睁[笼列l
(22)
【笼≯巴汀暖2】
同理可以求得其他子网络的端电压电流级联矩阵。将各 级子网络级联,可求得传输线终端电压、电流传输矩阵方程
嘲镀褂12”2[髦蓉t12】【怒】
(23) m为保护带上接地柱的数量。
将终端条件代入(20)式就可以求得终端电压,电流的 解。
3 计算实例及讨论分析
为了验证耦合传输线线间加入的保护带对串扰抑制的 有效性,以及保护带参数变化对传输线串扰的影响,利用上 面的理论,对PCB加保护带传输线进行了一系列计算。
一厂i ,尸
—I一,● ∥,

∞々良Ilo主幸蒌目^


, f
Fr明u唧,0}k
∞远端干挽
圈7 接地柱问干扰曲线
分析仿真结果发现,保护带接地柱间距变化对近端串扰 和远端串扰有明显影响,但是,在接地柱间距与发射线最高 频率波导波长之比大于0.5时,会产生谐振,因此接地柱间 距要小于发射线上波导波长的1/2;仿真进一步证实了增大 接地柱半径有利于降低传输线近端串扰,对远端串扰影响不 明显。因此,在结构允许的情况下,可以适当增大接地柱半 径来降低近端串扰。
模型如图2所示,模型参数:线宽W=2.5mm,线长l= 150ram,介质板厚度h=1.4mm,介质板的相对介电常数日= 4.8,线间距离S=2W=5mm,接地柱半径L=2.5mm微带线 的特征阻抗Zo=50Q,两条线的终端分别加载50fl电阻 3.1接地柱间距对串扰的影响
图6给出了固定接地柱半径不变,传输线问串扰随接地 ..——325..——
(10) (II) (12)
㈤,
(14a)
龟. ;{ 鼍i 匮j:l;.. v;…一 一+v.7


曰舞订一i,舌丽毋0
曰攀睡订
。曰=::;口于
圈5 接地柱部分等效图
【;:,】嘲》
∥12=一÷i,_1乃(e-一e一)T。
(14b)
∥2。=一÷r(e-一一e_)7r_1i,
(15)
p恐=÷r(e一卅+e一)T-1
z=斜川n(挈)+扣一∥再,】 根据金属柱的单位长度电感求得接地柱单位长度分布
电感为,
(19)
占为金属接地柱的趋附深度,k为接地柱半径,h基板厚度。
由式(15)和式(16)可得接地柱阻抗:
乙=(r+如f)h
(20)
r为金属接地柱单位长度阻抗,z为等效单位长度电感,h为介 质板厚度。
接地柱半径L与传输线部分长度相比很小,传输线上接地
谐振频率的介质波长的1/2,因此保护线的接地柱间距△Z由 攻击线上最高工作频率确定且必须满足以下条件。
△Z<——生i
(24)
≈一、『8珂
/二为发射线最高工作频率,占蚵为基底介质的有效相对介电
常数。
3.2接地柱半径对串扰的影响 图7给出了接地柱间距不变,传输线间串扰随保护带接
地柱半径变化频域图。 从图7可以看出,保护带接地柱半径变化对近端串扰有
..-——323...——
万方数据
1)传输线周围的电磁场基本结构是横电磁波(TEM)结 构,即空间各点的电场、磁场矢量没有与传输线平行的分量。




图1 PCB传输线模型
串扰是由相邻两条传输线间电磁耦合产生的互感和互容引 起的噪声,当信号通过发射线时,发射线和受扰线间的互电
容,会在受扰线上产生向两端走向的干扰信号;同时,信 号通过发射线时在发射线周围产生一个变化的磁场,这个磁 场与受扰线相交,并在受扰线上感应出一个与信号走向相反 的干扰电流,这两个干扰电流就是从发射线耦合到接收线上 的串扰口]。为阻止受扰线接收干扰信号产生串扰,在传输线 间插入一条保护带,保护带通过一系列金属填充孔与接地平 面相连,实现多点接地,保护带其他参数均与传输线相同,如 图2a所示。保护带能够影响发射线和受扰线间的电场和磁 场,减小两者之间的互感和互容。发射线在保护带上产生干 扰电流,与发射线上的信号电流方向相反。因此保护带在受 扰线上产生的二次干扰电流与发射线在受扰线产生的干扰 电流相互抵消,使受扰线上产生的干扰电流与未设置保护带 时相比减小。虽然保护带能起到抑制串扰的作用,但是如果 保护带设置不合理,保护带在受扰线上产生的二次干扰电流 可能使串扰加剧。
万方数据
柱间距的变化频域图。
§
≠、j
.i式飙怒避。 嶷
,、
,、

一;众。这么\.,历媲
璺再员霎粤 E.f_N旷 V ;
—f*pd

:;
;。
姻u∞=y『GHz
(aH匠端串扰

/、
彬j厶筝茹研 A . c产气,=/罗
多一一,/,7:二∥歹一

i,
/石≯‘
, ,
Ii
~够 ∞零一娶紫嚣#蚪
, ,


{l
—--t口j喇
第27卷第9期 文章编号:1006—9348(2010)09—0323—05
计算机仿真
PCB传输线间串扰抑制方法分析
2010年9月
杜廷辉,丁君,郭陈江
(西北工业大学电子信息学院,陕西西安710129)
摘要:研究数字电子技术设备中,串扰是印刷电路板(PCB)上电磁兼容的重要内容之一。为了抑制PCB传输线间串扰,提高
明显影响,地柱半径越大,近端串扰被衰减越多,但是地柱半 径变化对远端串扰影响不大。
4 结论 以上计算结果验证了保护带对串扰抑制的有效性,研究
了保护带参数(接地柱间距、半径)对串扰响应的影响。通过
相关文档
最新文档