55 nm金属沟槽通孔一体化刻蚀关键尺寸偏差与图形相关性研究
合集下载
第09章-刻蚀工艺
微观负载效应
• 微观负载效应
– 对于接触窗和金属层间接触孔刻 蚀，较小的窗孔刻蚀速率比较大 窗孔慢 – 由于光刻胶溅镀沉积到侧壁上， 图形隔离区域的刻蚀轮廓比密集 区域宽
微观负载效应刻蚀轮廓
14
过刻蚀效应
主刻蚀和过刻蚀轮廓
过刻蚀中，被刻蚀薄膜和衬底材料之间的选择性要足够高，避免损失过多衬底材料
15
CF4, CHF3 CF4, CHF3 SF6
4835 6156 2535 7037
半导体制造技术导论（第二版）
第九章
刻蚀工艺
白雪飞 中国科学技术大学电子科学与技术系
提纲
• 简介
• 刻蚀工艺基础
• 湿法刻蚀工艺 • 干法刻蚀工艺 • 等离子体刻蚀工艺
• 刻蚀工艺制程趋势
• 刻蚀工艺发展趋势
2
简
介
先进的集成电路工艺流程
先进的集成电路工艺流程
4
刻蚀工艺简介
• 刻蚀工艺
– 移除晶圆表面材料 – 图形化刻蚀：去除指定区域的材料，将图形转移到衬底薄膜上 – 整面全区刻蚀：去除整个表面薄膜达到所需工艺要求
34
离子辅助刻蚀实验
离子辅助刻蚀实验及结果
XeF2：纯化学刻蚀；Ar+：纯物理刻蚀
35
刻蚀工艺的比较
纯化学刻蚀 应用 刻蚀速率 湿法刻蚀，剥除， 光刻胶刻蚀 可以从高到低
反应式离子刻蚀 等离子体图形化刻蚀 高，可控
纯物理刻蚀 氩轰击 低
选择性
刻蚀轮廓 工艺终点
非常好
等向性 计时或目测
可以接受，可控
������ =
������1 − ������
2
+ ������2 − ������
推荐 65纳米铜互连工艺中超厚沟槽刻蚀配方的问题与优化课件 精品
刻蚀终点侦测的光谱强度图
新版超厚沟槽刻蚀配方
8
3.2.新旧版本超厚沟槽刻蚀配方工艺结果的比较
a. 刻蚀深度（Etching Depth)
新版配方的平均刻蚀深度比旧版配方深约3000埃，换算为过刻蚀比率(Over Etching Ratio),旧版配方的比率为14%，而新版配方的比率能够达到约23%。
13
Thank You !
14 14
65纳米铜互连工艺中超厚沟槽刻蚀配方 的问题与优化
1
目 录
一. 铜互连工艺中的超厚沟槽
二. 超厚沟槽刻蚀工艺的影响因素
三. 超厚沟槽刻蚀配方的优化
四. 总结与展望
2
一. 铜互连工艺中的超厚沟槽
1.1. 铜互连工艺介绍
先通孔(Via First)双 大马士革工艺流程 示意图
沟槽刻蚀后的电子 显微镜照片
0.06微米 SiON
2.1微米 光刻胶
0.06微米 SiON
3.4微米 SiO2
3.4微米 SiO2
0.12微米 SiN
刻蚀前
0.12微米 SiN 刻蚀后（阻挡层,SiN Stop Layer未除去）
4
1.2. 超厚沟槽刻蚀工艺
超厚沟槽刻蚀工艺流程示意图
超厚沟槽的电子显微镜照片
5
二. 超厚沟槽刻蚀工艺的影响因素
d. 对不同透光率产品的兼容性
在不同透光率的产品中，新版配方的刻蚀速率变化较小，其对透光率的兼容性更强， 从而能够在较大的透光率变化范围内得到相同的工艺结果。
12
四. 总结与展望
超厚沟槽刻蚀工艺由于其自身结构的特点，导致这一工艺对二氧化硅层 的沉积厚度，刻蚀速率的变化以及不同产品透光率等影响因素都很敏感，容 易诱发如二氧化硅或氮化硅层的残留或刻穿的问题。 而在刻蚀工艺方面解决以上问题，主要的思考方向，首先是通过采用终 点侦测的方式来减弱沉积厚度和刻蚀速率变化的影响，其次是对刻蚀气体的 种类进行优化，比如在主刻蚀步骤和过刻蚀步骤采用特性互补的气体种类， 可以弱化以上因素的影响。 同时，此类方法及思考模式也可以推广其它刻蚀工艺配方的优化过程中。
新版超厚沟槽刻蚀配方
8
3.2.新旧版本超厚沟槽刻蚀配方工艺结果的比较
a. 刻蚀深度（Etching Depth)
新版配方的平均刻蚀深度比旧版配方深约3000埃，换算为过刻蚀比率(Over Etching Ratio),旧版配方的比率为14%，而新版配方的比率能够达到约23%。
13
Thank You !
14 14
65纳米铜互连工艺中超厚沟槽刻蚀配方 的问题与优化
1
目 录
一. 铜互连工艺中的超厚沟槽
二. 超厚沟槽刻蚀工艺的影响因素
三. 超厚沟槽刻蚀配方的优化
四. 总结与展望
2
一. 铜互连工艺中的超厚沟槽
1.1. 铜互连工艺介绍
先通孔(Via First)双 大马士革工艺流程 示意图
沟槽刻蚀后的电子 显微镜照片
0.06微米 SiON
2.1微米 光刻胶
0.06微米 SiON
3.4微米 SiO2
3.4微米 SiO2
0.12微米 SiN
刻蚀前
0.12微米 SiN 刻蚀后（阻挡层,SiN Stop Layer未除去）
4
1.2. 超厚沟槽刻蚀工艺
超厚沟槽刻蚀工艺流程示意图
超厚沟槽的电子显微镜照片
5
二. 超厚沟槽刻蚀工艺的影响因素
d. 对不同透光率产品的兼容性
在不同透光率的产品中，新版配方的刻蚀速率变化较小，其对透光率的兼容性更强， 从而能够在较大的透光率变化范围内得到相同的工艺结果。
12
四. 总结与展望
超厚沟槽刻蚀工艺由于其自身结构的特点，导致这一工艺对二氧化硅层 的沉积厚度，刻蚀速率的变化以及不同产品透光率等影响因素都很敏感，容 易诱发如二氧化硅或氮化硅层的残留或刻穿的问题。 而在刻蚀工艺方面解决以上问题，主要的思考方向，首先是通过采用终 点侦测的方式来减弱沉积厚度和刻蚀速率变化的影响，其次是对刻蚀气体的 种类进行优化，比如在主刻蚀步骤和过刻蚀步骤采用特性互补的气体种类， 可以弱化以上因素的影响。 同时，此类方法及思考模式也可以推广其它刻蚀工艺配方的优化过程中。
（机械制造及其自动化专业论文）盆状砂轮磨削钟形壳椭圆沟道的研究
Simplifying the geometric shape of abrasive grains as cone-shape, the thesis studies the grinding force models both of the cut- in phase and stable phase in profile grinding with axial feed in detail on the assumption that the first circuit abrasive grit of grinding wheel took part in the grinding process; According to the experiments of inter-grain spacing measures and surface grinding of steel 55 with CBN grinding wheel,optimizes the parameters of universal calculation model of grinding force based on undeformed chip thickness by restrictive random direction method, obtains the parameters of the CBN grinding wheel, then presents the optimum fitting equations of unit grinding force in grinding steel 55 with CBN grinding wheel; According to the experimental results for axia l feed grinding of steel 55 with CBN grinding wheel, validates and analyses the grinding force model of profile grinding with axial feed.
55nm低功耗产品漏电流优化的机理研究及解决方案
Process and Fabrication 工艺与制造
55 nm 低功耗产品漏电流优化的
机理研究及解决方案
吴智勇 （上海华力微电子有限公司，上海 201203）
摘要：半导体技术随着摩尔定律，工艺尺寸逐渐缩小，浅沟槽形貌对增加低功耗产品器件间的隔 离效果，降低漏电流的作用越来越敏感[1]。提出一种全新的优化浅沟槽形貌，降低器件间漏电流 的设计理念[2]及实现方法。通过软件设计并模拟不同浅沟槽形貌下，漏电流的表现，得到顶部形 貌的曲率半径对漏电流有敏感表现的结论，为降低漏电流提供指导性思想[3]。后续把理论模型运 用到实际工艺的优化中，菜单中在硬掩模层刻蚀步骤结束及有源区开始刻蚀前，使用高能量、高 压力及大流量的重聚合物气体，形成圆滑的顶部形貌。 关键词：集成电路制造；浅沟槽刻蚀；硬掩膜；工作区；漏电流；polymer；聚合物
Abstract: Semiconductor technology with Moore's law, the process size narrow, that to Improve STI profile low power device isolation effect, the effect of reduce leakage current is more and more sensitive. This article propose design idea that a new method will been used improve STI profile and reduce leakage current of device. Under different shallow groove shape through the software simulation, the performance of the leakage current, Device top profile of radius of curvature is sensitive for leakage current performance that provide guiding idea to reduce leakage current. Theoretical model is applied to the actual process of optimization. The high polymer gas of high implant、high pressure and mass flow be used to recipe of HM etch step stop and AA step etch.At the same time, the paper has also established the critical etching process to etch rate as a means of monitoring methods, to a good foundation for production stability. Key words: STI, hard mask, AA step, leakage current, polymer
55 nm 低功耗产品漏电流优化的
机理研究及解决方案
吴智勇 （上海华力微电子有限公司，上海 201203）
摘要：半导体技术随着摩尔定律，工艺尺寸逐渐缩小，浅沟槽形貌对增加低功耗产品器件间的隔 离效果，降低漏电流的作用越来越敏感[1]。提出一种全新的优化浅沟槽形貌，降低器件间漏电流 的设计理念[2]及实现方法。通过软件设计并模拟不同浅沟槽形貌下，漏电流的表现，得到顶部形 貌的曲率半径对漏电流有敏感表现的结论，为降低漏电流提供指导性思想[3]。后续把理论模型运 用到实际工艺的优化中，菜单中在硬掩模层刻蚀步骤结束及有源区开始刻蚀前，使用高能量、高 压力及大流量的重聚合物气体，形成圆滑的顶部形貌。 关键词：集成电路制造；浅沟槽刻蚀；硬掩膜；工作区；漏电流；polymer；聚合物
Abstract: Semiconductor technology with Moore's law, the process size narrow, that to Improve STI profile low power device isolation effect, the effect of reduce leakage current is more and more sensitive. This article propose design idea that a new method will been used improve STI profile and reduce leakage current of device. Under different shallow groove shape through the software simulation, the performance of the leakage current, Device top profile of radius of curvature is sensitive for leakage current performance that provide guiding idea to reduce leakage current. Theoretical model is applied to the actual process of optimization. The high polymer gas of high implant、high pressure and mass flow be used to recipe of HM etch step stop and AA step etch.At the same time, the paper has also established the critical etching process to etch rate as a means of monitoring methods, to a good foundation for production stability. Key words: STI, hard mask, AA step, leakage current, polymer
55 nm接触孔刻蚀工艺改善
中图分 类号 ：ＴＮ４０５ 文章 编号 ：１ ６７４－２５８３（２０１ ８）０６－００２３－０３
ＤＯｌ：１ ０．１ ９３３９４。ｉｓｓｎ．１ ６７４－２５８３．２０１ ８．０６．００７ 中文引用格式 ：龚华 ．５５ ｎｍ 接触孔刻蚀工艺 改善［Ｊ】＿集成 电路应用，２０１８，３５（０６）：２３—２５
蚀 的区域 被 光 阻覆 盖从 而 得 以保 留 ，完成 光 罩上 的图 形 到 薄 膜上 的转 移 ＬｊＪ。 由于 等离 子 干法 刻蚀 （Ｐｌａｓｍａ Ｄｒｙ Ｅｔｃｈ）非常好 的各向异性特点 ，使得 干法刻蚀逐 步 取代 了传 统 的湿 法 刻蚀 （Ｗｅｔ Ｅｔｃｈ）。接 触 孔 刻蚀 是 为器 件 引 出连 线 的第 一道 刻 蚀工 艺 ，接 触孔 的阻值 直 接影 响到 器件 的 反应 速度 ， 因此 对 器件 的性 能 起 到 非 常关 键 的作 用 Ｌ斗Ｊ。
传 统 的刻 蚀工 艺 一般 采用 光 阻作 为刻 蚀 阻挡 层 ， 随着 半导 体 制造 的不 断 细微 化 ，在进 人 ６５ ｎｍ 节 点之 后 ，单 纯 采 用单 层 光 阻作 为刻 蚀 阻挡 层会 出现一 些 问 题 ，比如对 光 阻 的选择 比不够 高 导致 刻蚀 出来 的接触
基金项 目：上海市经 济和信 息化 委员会软 件和集成 电路产 业发展专 项基金 （２０１５．１５０２０４）。 作 者简介 ：龚华 ，上海华力微 电子有 限公司 ，上海 大学 毕业 ，研 究方 向：干 法刻蚀 。 收稿 日期：２０１８—０５—０９，修 回 日期 ：２０１８—０５—２８。
１ 引 言 随 着 超 大 规 模 集 成 电 路 （ＶＬＳＩ）和 特 大 规 模
集 成 电 路 （ＵＬＳＩ）的飞 速 发 展 ，ＭＯＳ器 件 的 尺 寸 不 断地 减 小 【Ｊ Ｊ。 半 导 体 制造 在 进入 亚微 米 之前 ，刻 蚀 工 艺 普 遍 采 用 湿 法 刻 蚀 Ｊ。 进入 深 亚微 米节 点 之 后 ，等离子干法刻蚀 广泛应 用在半 导体制 造中。等 离 子 干 法 刻蚀 的 原理 是 ：在 反应 腔 体 中 加 入 反 应 气 体 ，利 用 射频 在 气体 中 产 生 各 种 带 电 离 子 或 化 学 活 性粒 子 ，化 学 活 性粒 子 和需 要刻 蚀 的 薄膜 进 行 化 学 反应 ，带 电离 子 在 电 场加 速 下 轰击 对化 学 反 应 进 行 加 速 ，气 态 的 反 应 生 成 物被 真 空 泵 带 走 。 不 需 要 刻
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
１ 引言
电 常数 材 料 已经 得 到 广 泛 应 用 ，金 属 硬 掩 模 一 体 化
在 集 成 电路 制 造 工 艺 里 ， 随 着 器 件 关 键 尺 寸 刻 蚀 （Ｍｅｔａｌ Ｍａｒｄ Ｍａｓｋ Ａｌｌ—ｉｎ．Ｏｎｅ Ｅｔｃｈ）因 为更 好 的
（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ，ＣＤ ）的缩 小 ，金 属铜 和低 介 ＣＤ 控制 和 更少 的介 质损 伤 ，成 为 后端 金 属 沟槽 ／通 孔
ｐｒｏｄｕｃｔｓ ｔｏ ｍａｋｅ ｃｏｒｒｅｓｐｏｎｄｉｎｇ ａｄｊｕｓｔｍｅｎｔ ｉｎ ａｄｖａｎｃｅ．
Ｋｅｙ ｗｏｒｄｓ： ｌＣ ｍａｎｕｆａｃｔｕ ｒｉｎｇ，ｍｅｔａＩ ｈａｒｄ ｍ ａｓｋ，ＡｌＯ ＥＴＣＨ，ｃｒｉｔｉｃａＩ ｄｉｍ ｅｎｓｉｏｎ ｂｉａｓ． ｔｒａｎｓｍ ｉｓｓｉｏｎ ｒａｔｉｏ，ｔｒｅｎｃｈ ｐｅｒｉｍ ｅｔｅｒ
ｍ ｅｔａｌ ａｎｄ ｖｉａ ｅｔｃｈ ｔｅｃｈｎｏｌｏｇｙ．ｗｈｉｃｈ ｓｏｌｖｅｄ ｔｈｅ ｔｒａｄｉｔｉｏｎａＩ ｐｒｏｃｅｓｓ ｉｎｈｅｒｅｎｔ Ｉｎ Ｉｏｗ ｄｉｅｌｅｃｔｒｉｃ
ｌａｙｅｒ ａｔ ｔｈｅ ｔｏｐ ｏｆ ｔｈｅ ｓｌｅｅｋ，ｌＯＷ ｇｒｏｏｖｅ ｂｅｔｗｅｅｎ ｔｈｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ ｔｈｉｃｋｎｅｓｓ ｔｈｉｎｎｉｎｇ ａｎｄ ｔｈｅ ｐｒｏｂｌｅｍ ｓ ｓｕｃｈ ａｓ ｓｉｄｅｗ ａｌＩ Ａｎｇｌｅ ｓｍ ａｌｌｅｒ．Ｂｕｔ ｔｈｅ ｉｎｔｒｏｄｕｃｔｉｏｎ ｏｆ ｍ ｅｔａｌ ｂａｒｒｉｅｒ ｌａｙｅｒ ａｎｄ
Ｂｉａｓ ａｎｄ ｇｒａｐｈ ｓｔｒＵＣｔｕｒｅＣ０ｒｒｅＩａｔｉ０ｎａｎａＩＶｚｅｄ ｂａｓｅ ｏｎ ｐｒｏｄｕｃｔｉｏｎ ｄａｔａ，ｔｈｅ ｉｎｎｏｖａｔｉｖｅ ｐｏｓｉｔｉｖｅ ｃ０ｒｒｅＩａｔｉＯｎｃ０ｎｃＩｕｓｉＯｎ ｐｒｏｖｅｄ．ｗ ｈｉｃｈ ｗｉｌｌ ｃａｎ ｈｅｌｐ ＵＳ ｔｏ ｅｆｆｅｃｔｉｖｅｌｙ ｐｒｅｄｉｃｔ ｋｅｙ ｓｉｚｅ ｏｆ ｔｈｅ ｎｅｗ
基 金 项 目 ：上 海 市 经 济 和 信 息 化 委 员 会 软 件 和 集 成 电路 产 业 发 展 专 项 基 金 （２０１５．１５０２０４） 。 作者 简介 ：聂钰节 ，上海 华力微 电子有 限公司 ，上 海大 学毕业 ，硕＝Ｌ研 究生 ，研 究方 向：干法刻 蚀 。 收 稿 日期 ： ２０１８—０５—０９，修 回 日期 ： ２０１８—０６—０２。
中图分类号 ：ＴＮ４０５ 文章编号 ：１ ６７４—２５８３（２０１ ８）０６—００２６—０３ ＤＯＩ：１ ０．１ ９３３９４．ｉｓｓｎ．１ ６７４－２５８３．２０１ ８．０６．００８ 中文引用格式 ：聂钰节 ，江 晏 ，昂开渠 ．５５ ｎｍ 金属沟槽通 孑Ｌ一体化刻蚀关键 尺寸偏差 与图形相 关性研 究［Ｊ】＿集成 电路应用 ，２０１ ８，３５ｅｔａＩ ｇｒｏｏｖｅ ａｎｄ ｈｏｌｅ ｅｔｃｈｉｎｇ ａｔ ｔｈｅ ｓａｍ ｅ ｔｉｍ ｅ，ｍ ａｋｉｎｇ ｔｈｅ ｐｏｌｙｍ ｅｒ ｍ ｏｒｅ ｃｏｍ ｐｌｅｘ，ｔｈｅ
ｍ ｅｔａＩ ｉｎｔｅｒｃＯｎｎｅＣｔｉＯｎ ｇｒｏｏｖｅ ｋｅｙ ｓｉｚｅ ａｆｅｃｔｅｄ ｅｖｅｎ ｍｏｒｅ．Ｉｎ ｔｈｉｓ ｐａｐｅｒ．ＡＩＩ－ｌｎ－Ｏ Ｒｅ ｅｔｃｈ ＣＤ
Ａｂｓｔｒａｃｔ：Ｗ ｉｔｈ ｔｈｅ ＣｒｉｔｉｃａＩ Ｄｉｍｅｎｓｉｏｎ ｏｆ ｔｈｅ ｖｅｒｙ Ｉａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ（ＶＬＳＩ）ｓｈｒｉｎｋｉｎｇ ｔｈｅ ｓｉｚｅ，ｉｎ ｏｒｄｅｒ ｔｏ ｒｅｄｕｃｅ ｔｈｅ ｉｎｆｌｕｅｎｃｅ ｏｆ ｃｏｎｔａｃｔ ｒｅｓｉｓｔａｎｃｅ （ＲＣ）ｄｅｌａｙ，ｌＯＷ ｄｉｅｌｅｃｔｒｉｃ
工艺与制造 Ｉ Ｐｒ。ｃｅｓｓ ａｎｄ Ｆａｂｒｉｃａｔｉ。ｎ
５５ ｎ ｍ 金 属 沟槽 通 孔 一 体 化 刻 蚀 关
键尺 寸偏 差 与图形 相 关性研 究
聂钰节 ，江 晏 ，昂开渠 （上海华力微 电子有限公司 。上海 ２０１ ２０３）
摘 要 ：随 着 超 大 规 模 集 成 电 路 （ＶＬＳＩ）的 特 征 尺 寸 不 断 缩 小 ，在 后 段 铜 互 联 工 艺 中 。为 降低 接 触 电阻 （ＲＣ）延迟 的影 响 ，后段集成 普遍采用低 介 电常数材料 的双大 马士革互连工艺 。其 中金 属硬质 掩模一体 化刻 蚀工艺是 迄今为 止最为 先进 的工艺 ，即能解 决传 统工 艺 中所 固有 的低 介 电 层顶 部圆滑化 ，沟槽 间的低 介 电层厚 度变薄 ，又能解 决侧壁 角度变 小等 问题 。但是 金属 阻挡层 的引入 以及金属 沟槽 和通孔 同时刻蚀 的进行 ，使得产 生的 聚合物更 加复杂 ，金属 互联沟槽 关键 尺 寸 受 到 影 响 更 大 。 通 过 收 集 量 产 数 据 ，对 量 产 品 的 关 键 尺 寸 偏 差 和 产 品 图 形 属 性 相 关 性 进 行 分 析 ，得 到 了 刻 蚀 后 关 键 尺 寸 和 沟 槽 长 度 正 相 关 性 的 创 新 性 结 论 ，可 以帮 助 我 们 有 效 地 预 判 新 产 品的关键尺寸大小 ，从而提前做 出对应调整 。 关键词 ：集成 电路制造 ；金属硬质掩膜 ；一体化刻蚀 ；关键 尺寸偏差 ；透光率 ；沟槽长度
ｍ ａｔｅｒｉａｌｓ ｗ ｉｄｅｌｙ ｕｓｅｄ ｉｎ Ｄ ｕａＩ Ｄａｍ ａｓｃｕｓ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｏｌｏｇｙ ｉｎ ｔｈｅ ｐｅｒｉｏｄ ｏｆ ｃｏｐｐｅｒ
ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｏｌｏｇｙ．Ｔｈｅ Ｍ ｅｔａｌ Ｈａｒｄ Ｍ ａｓｋ ＡＩＩ－ｉｎ－ＯＲｅ ｅｔｃｈ ｃｏｎｓｉｄｅｒｅｄ ｔｈｅ ｍ ｏｓｔ ａｄｖａｎｃｅｄ
Ｔｈｅ Ｒｅｓｅａｒｃｈ ｏｆ ５５ ｎｍ Ｍ ｅｔａｌ Ｔｒｅｎｃｈ ａｎｄ Ｖ ｉａ Ａｌｌ－ｉｎ－Ｏ ｎｅ Ｅｔｃｈ ＣＤ Ｂｉａｓ ａｎｄ Ｇｒａｐｈ Ｓｔｒｕｃｔｕｒｅ Ｃｏｒｒｅｌａｔｉｏｎ
ＮＩＥ Ｙｕｊｉｅ，ＪＩＡＮＧ ｍｉｎ，ＡＮＧ Ｋａｉｑｕ （Ｓｈａｎｇｈａｉ Ｈｕａｌｉ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．Ｌｔｄ，Ｓｈａｎｇｈａｉ ２０１ ２０３，Ｃｈｉｎａ．）