计算机组成原理实验-数据通路实验
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成原理实验说明
实验一运算器组成实验一、实验目的1.熟悉双端口通用存放器堆〔组〕的读写操作。
2.熟悉简单运算器的数据传送通路。
3.验证运算器74LS181的算术逻辑功能。
4.按给定数据，完成指定的算术、逻辑运算。
二、实验原理上图是本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用存放器堆RF中。
RF由一个ispLSI1016实现，功能上相当于四个8位通用存放器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口存放器堆模块的控制信号中，RS1、RS0用于选择从B端口〔右端口〕读出的通用存放器，RD1、RD0用于选取从A端口〔左端口〕读出的通用存放器。
而WR1、WR0用于选择写入的通用存放器。
LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用存放器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS 上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，#，LDDR2，LDDRl，ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。
T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。
#为低电平有效。
K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。
实验中进展单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进展正确设置。
计算机组成原理数据通路实验报告
计算机组成原理数据通路实验报告计算机组成原理实验报告计算机组成原理实验报告实验一基本运算器实验一、实验目的1. 了解运算器的组成结构2. 掌握运算器的工作原理3. 深刻理解运算器的控制信号二、实验设备PC机一台、TD-CMA实验系统一套三、实验原理1. (思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。
①算术逻辑运算单元ALU （Arithmetic and Logic Unit）ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。
在某些CPU中还有专门用于处理移位操作的移位器。
通常ALU由两个输入端和一个输出端。
整数单元有时也称为IEU（IntegerExecution Unit）。
我们通常所说的“CPU 是XX位的”就是指ALU所能处理的数据的位数。
②浮点运算单元FPU（Floating Point Unit）FPU主要负责浮点运算和高精度整数运算。
有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。
③通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。
④专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。
而运算器内部有三个独立运算部件，分别为算术、逻辑和移位运算部件，逻辑运算部件由逻辑门构成，而后面又有专门的算术运算部件设计实验。
下图为运算器内部原理构造图2. 运算器的控制信号实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。
T4由时序单元的TS4提供（脉冲信号），其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
实验03 数据通路实验
实验三数据通路实验一、实验目的1、通过实验进一步熟悉运算器与存储器之间的数据通路的组成结构。
2、通过实验理解顺序节拍发生器的应用和设计方法。
3、通过实验理解系统总线的设计方法。
二、实验步骤1、打开已有的实验工程目录：“DATAPATH”。
通过双击目录中的Quartus II工程文件“DATAPATH.qpf”，利用Quartus II软件打开已经建好的实验工程。
图1打开Quartus II工程2、打开工程后，Quartus II软件的界面如图2所示。
在软件窗口的左边区域的“Project Navigator”列表栏中，选择“files”选项卡，我们可以看到列表栏中列出了这个工程中的设计文件。
本工程的设计文件说明在表1中列举出来。
表1工程设计文件说明表设计文件说明对应组件文件ALU.vhd VHDL设计文件，设计一个四位ALU ALU.bsfMEM.vhd VHDL设计文件，设计一个16*4的ROM存储器用来模拟主存MEM.bsfREG.vhd VHDL设计文件，设计一个带锁存和清零功能的四位寄存器REG.bsf PULSEGEN.vhd VHDL设计文件，设计一个顺序节拍发生器PULSEGEN.bsf DATAPATH.bdf数据通路设计文件其中，设计文件“DATAPATH.bdf”完成了基本功能，实验者首先对其进行验证，需要由实验者在原有设计基础上添加合理设计，完成数据通路时序控制的设计。
图2工程界面图3、如图3上所示，“数据通路”构建在DATAPATH.bdf的设计文件中，除去几个寄存器的脉冲信号，其它模块已经实现连接。
图3数据通路设计图数据通路是数据信号在各个寄存器和存储器之间的传输过程。
这里的设计文件模拟了最简单的数据通路模型。
图3中的“MEM”单元是一个用VHDL语言设计的16*4存储器，为了实验的简便，这里将它设计为ROM，而且从地址0000~1111依次存储的数据也是0~15（比如：地址为0011的存储单元存储的数据也是3）。
运算器数据通路实验
一、实验名称：运算器数据通路实验二、实验目的1．熟悉函数功能发生器的功能、使用方法。
2．熟悉运算器的数据传送通路。
3．完成几种算逻运算操作，加深对运算器工作原理的理解。
三、实验原理运算器是计算机中对数据进行运算操作的重要部件，它的核心是ALU 函数功能发生器（由EPM7064S 构成），其次还要有存放操作数和运算的中间结果之寄存器以及传送数据的总线等部分。
选用不同的控制信号，运算器可以完成不同的运算功能。
1．函数功能发生器(ALU)的功能。
该函数功能发生器(ALU)，当输入为Aj、Bj，对应输出为Fj(j=0,1,2,3,4,5,6,7)，它可实现8 种不同的算术运算和逻辑算，而且通过对控制参数SEL2～SEL0S0 来选择。
2．数据传送通路实验电路方案实验方案框图见图2—5 所示。
图中SA、SB 为存放两个现行操作的缓冲寄存器，其中SA 兼作存放中间结果的累加器，并且可以通过SA 所连接的八个数据灯显示。
SA、SB 接收来自总线的数据信息送入ALU 进行算术或逻辑操作。
通过移位门将运算操作结果送到总线。
并且ALU 和总线之间需用三态门隔离(采用74LS245)。
四、实验内容1．按照实验电路方案框图，设计一个能完成下列八种补码运算指令的八位运算器。
该运算器实现的八种功能如表2—1所示。
表2—1：2.根据运算器设计，选择所需元器件，画出实验电路的详细逻辑图，对开关，单脉冲等定义。
因为和上次实验类似，也是绝大多数的器件在“数据通路”中已安排好，只要控制各个控制点即可，除了开关组通过三态传输门(74LS245)的接法和实验一一样外，设置一个指令寄存器(IR)，用74LS573 担当IR。
通过八根连接线和“数据通路”中的八位总线连接起来。
存放ALU 的控制信息SEL2～SEL0。
为了便于观察IR 中内容，可以在IR 的输出端同时接上三个电平显示灯。
有的同学如用三个电平开关设置SEL2～SLE0。
当然可以得出结果，但是由于IR 是一个不可缺少的计算机部件，为了达到完整熟悉计算机各组成部分的目的，这里专门设置了指令寄存器IR。
数据通路组成实验
实验名称
实验时间
实验地点
6308
实验人
姓名
合作者
学号
实验小组
第组
实验成绩：
评阅教师签名：
一．实验目的
1.将多端口通用寄存器堆和双端口存储器模块联机；
2. 进一步熟悉计算机的数据通路；
3.掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
4.锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
1
01011001000000
ER中数据送入R1
00001111
1
01011000000001
0F0H送入R1
0F0H送入ER
11110000
1
01011001000000
ER中数据送入R1
11110000
1
010110000000011
55H送入R2
55H送入ER
01010101
1
01011001000000
DBUS
1
(2)将RF中R0-R3中的数据送至DR2，并经过ALU的直通运算后从DBUS验证。
完成功能
K0-K14
IR/DBUS
QD
R0=>DR2
111110100000000
DBUS
1
R1=>DR2
111110100001000
DBUS
1
R2=>DR2
111110100010000
DBUS
1
R3=>DR2
实验三 数据通路总线实验
. .. .实验三数据通路(总线)实验一、实验目的（1）将双端口通用寄存器堆和双端口存储器模块联机；（2）进一步熟悉计算机的数据通路；（3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
二、实验电路图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。
双端口存储器的指令端口不参与本次实验。
通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。
由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。
此外，DBUS上还连接着双端口通用寄存器堆。
这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。
双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。
通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的MC14580并联构成的寄存器堆类似。
RF含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。
写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。
输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。
RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。
双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。
而WR1、WR0则用于选择从WR端口写入的通用寄存器。
WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。
计算机组成原理 实验3
实验3通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.掌握通用寄存器的构成和运用。
二、实验要求在掌握了AX、BX运算寄存器的读写操作后，继续完成CX、DX通用寄存器的数据写入与读出。
三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成CX（R1 R0）、DX（R3 R2）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通选择。
RXW为寄存器数据写入使能，OP、DI为目的寄存器选择。
DRCK信号为寄存器写脉冲，下降沿有效。
准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。
图2-3-3通用寄存器数据通路四、实验内容五、实验过程 & 实验结果1.寄存器组写操作(1)(2)寄存器组的字写入通过“I/O单元”把CX的地址00打入IR，然后向CX写入2211h，操作步骤如下：按【单拍】按钮通过“I/O单元”把DX的地址02打入IR，然后向DX写入4433h，操作步按【单拍】按钮(3)寄存器组的字节写入通过“I/O单元”把CX的地址00打入IR，然后向CL写入55h，操作步骤按【单拍】按钮按【单拍】按钮K21 K16 K2=000 K21 K6 K2=111在IR保持为“XX00”的条件下，可省略打地址环节，按下流程向CH写入AAh2.寄存器读操作(1)(2)寄存器组字读(3)寄存器组字节读CH。
K7=1K10~K6=00101准双向I/O口实验一、实验目的熟悉与了解准双向I/O口的构成原理。
二、实验要求掌握准双向I/O口的输入／输出特性的运用。
三、实验原理Dais-CMX16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口，当该位为“1”时才能用作输入源，上电或复位（手动态按【返回】键），该十六位I/O口被置位（即为“0FFFFh”）。
通常情况下，在用作输入的时候就不能再有输出定义。
电路结构如图2-3-4所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Guangzhou Colle-ge of South China University of Technology 计算机组成原理课程实验报告9.5数据通路实验姓名：曾国江______________________学号：____________________________系别：计算机工程学院班级：网络工程1班指导老师：_________________________完成时间：_________________________评语：得分:一、实验类型本实验类型为验证型+分析型+设计型二、实验目的1•进一步熟悉计算机的数据通路2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路.3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法.4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障•三、实验设备1、TEC-5实验系统一台2、双踪示波器一台3、逻辑测试笔一支、实验电路DBUS7DBUSO 左端口> 1JWK273) H3F2HTQCn*4Al JU <181CnN戍蜩口通用寄"器那RFCispLSI10165-一耐'12ARM —T2 —-双堵口存储器IDT7132数据通路实验电路图如图9.7 所示。
它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。
存储器的指令端口（右端口）不参与本次实验。
通用寄存器堆连接运算器模块，本次实验涉及其中的DRl 。
由于双端口存储器是三态输出，因而可以直接连接到DBUS 上。
此外，DBUS 还连接着通用寄存器堆。
这样，写入存储器的数据由通用寄存器提供，从RAM 中读出的数据也可以放到通用寄存器堆中保存。
本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。
注意实验中的控制信号与模拟它们的开关K0~K15 的连接。
五、实验任务1、将实验电路与控制台的有关信号进行连接。
2、用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：RO=OFH, R1=0F0H，R2=55H，R3=0AAH。
3、用8位数据开关向AR送入地址OFH,然后将R0中的数据OFH写入双端口存储器中. 用同样的方法依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元.4、分别将RAM 的0AAH 单元数据写入R0,55H 单元数据写入R1,0F0H 单元数据写入R2,0FH单元数据写入R3然后将R0-R3中的数据读出，验证数据的正确性，并记录数据•六、实验要求1、做好实验预习,掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。
2、写出实验报告,内容是：（1）实验目的。
（2）写出详细的实验步骤、记录实验数据及校验结果。
（3）其他值得讨论的问题。
七、实验步骤和实验结果实验步骤（一）一一向RF中的四个通用寄存器分别置入数据如下数据:RO=OFH, R1=0F0H, R2=55H, R3=0AAH.首先将DP开关置1，DB开关置0,编程开关打到正常控制台的有关信号线路连接如下所示：向RF中的四个通用寄存器分别置入数据R0=OFH, R1=0F0H, R2=55H, R3=0AAH. 控制银角的连线和开关设置如下：1、将数据OFH置入到通用寄存器R0中拨动SW7-SW开关，设置输入的数据OFH,如下所示:按QD数据OFH已经写入到了通用寄存器R0中同理，将数据OFOH, 55H, OAAH分别写入到通用寄存器R1、R2 R3中的操作与上述类似，其中开关K2、K3的作用是用来选择RO~R3＞中的一个寄存器。
在本实验中，K2=O,K3=O表示选择了寄存器RO, K2=1,K3=O表示选择了寄存器R1，K2=O,K3=1表示选择了寄存器R2, K2=1,K3=1表示选择了寄存器R3,只要改变K2和K3 的电平与SW7-SW开关即可。
实验步骤（二）一一用8位数据开关向AR送入地址，然后将数据写入双端口存储器中1、向地址寄存器AR送入地址OFH,拨动数据通路开关如下：拨动SW7-SW开关，设置输入的地址OFH,如下所示:按QD地址OFH将写入到地址寄存器AR中将数据OFH写入到双端口存储器中将寄存器RO中的数据OFH写入到双端口存储器RAM中的OFH单元中，拨动数据通路开关如下：按动QD寄存器RO中的数据OFH已经写入到双端口存储器RAM中的OFH单元中DBUS显示情况：0000 11112、向地址寄存器AR送入地址0F0H拨动数据通路开关如下:拨动SW7-SW开关，设置输入的地址0F0H,如下所示:按QD地址0F0H将写入到地址寄存器AR中将数据0F0H写入到双端口存储器中将寄存器R1中的数据0F0H写入到双端口存储器RAM中的0F0H单元中，拨动数据通路开关如下：按动QD寄存器R1中的数据0F0H已经写入到双端口存储器RAM中的0F0H单元中DBUSa 示情况：1111 0000 ___________3、向地址寄存器AR送入地址55H,拨动数据通路开关如下:拨动SW7-SW开关，设置输入的地址55H,如下所示:按QD地址55H将写入到地址寄存器AR中将数据55H写入到双端口存储器中将寄存器R2中的数据55H写入到双端口存储器RAM中的55H单元中，拨动数据通路开关如下：按动QD寄存器R2中的数据55H已经写入到双端口存储器RAM中的55H单元中DBUS显示情况：0101 01014、向地址寄存器AR送入地址0AAH拨动数据通路开关如下:拨动SW7-SW开关，设置输入的地址0AAH如下所示:按QD地址0AAH将写入到地址寄存器AR中将数据0AAH写入到双端口存储器中将寄存器R3中的数据0AAH写入到双端口存储器RAM中的0AAH单元中，拨动数据通路开关如下：按动QD寄存器R3中的数据0AAH已经写入到双端口存储器RAM中的0AAH单元中DBUSa 示情况：1010 1010 ___________实验步骤（三）一一将双端口存储器RAM中的数据写入到通用寄存器RF中1、将RAM勺OAAH单元数据写入RO选择AR中的OAAH地址单元，拨动数据通路开关如下：拨动SW7-SW开关，设置输入的地址OAAH如下所示:按QD将OAAH单元数据写入R0,拨动数据通路开关如下:按QD OAAH单元中的数据OAAH已经写入R0中,DBUS显示情况：1010 10102、将RAM勺55H单元数据写入R1选择AR中的55H地址单元，拨动数据通路开关如下:拨动SW7-SW开关，设置输入的地址55H,如下所示:按QD将55H单元数据写入R1，拨动数据通路开关如下:按QD 55H单元中的数据55H已经写入R1中,DBUS显示情况：0101 0101 ________3、将RAM勺0F0H单元数据写入R2 选择AR中的0F0H地址单元，拨动数据通路开关如下：拨动SW7-SW开关，设置输入的地址0F0H,如下所示:按QD将0F0H单元数据写入R2,拨动数据通路开关如下:0F0H已经写入R2中,DBUS显示情况：1111 0000 ___________4、将RAM勺0FH单元数据写入R3 选择AR中的0FH地址单元，拨动数据通路开关如下：拨动SW7-SW开关，设置输入的地址OFH,如下所示:按QD将OFH单元数据写入R3,拨动数据通路开关如下:按QD OFOH单元中的数据OFOH已经写入R3中,DBUS显示情况：0000 1111 _______实验步骤（四）——验证R0~R3中的数据在理论上，R0=1010 1010, R1= 0101 0101, R2=1111 0000 ,R3=0000 1111查看RO中的数据，拨动数据通路开关如下：DBUSa 示情况：1010 1010如下图所示查看R1中的数据，拨动数据通路开关如下:DBUS显示情况：0101 0101如下图所示查看R2中的数据，拨动数据通路开关如下:DBUS显示情况：1111 0000如下图所示查看R3中的数据，拨动数据通路开关如下:DBUS显示情况：0000 1111八、实验分析在第一次做完实验后，我们开始验证R0~R3中的数据，结果4个寄存器中的数据都与理论上的数据不一样，说明在实验操作过程中，有地方出现错误了。
后来，我们将预习报告中的实验过程全部都检查了一遍，结果发现有地方出错。
当我们开始把数据从寄存器R0~R3—个一个写入双端口存储器时，由于粗心，没有将控制端RS-BUS关闭，因此在开始把数据从寄存器写入到双端口存储器时，RS-BUS与RAM-BUS发送冲突，导致数据不能正确的从存储器写入到寄存器中。
后来我们做第二遍实验，把RS-BUS设置为无效，即使RS-BUS#=，1 我们的最后实验验证才正确。
九、实验总结通过本次实验，我们进一步熟悉计算机的数据通路，同时也锻炼了分析问题与解决问题的能力。
在经过三次实验课后，现在我们已经完全能自己看图做实验了，并且对实验电路图中各个控制端口的功能都已经十分熟悉了。
通过三次实验课，我们发现，在电路图的各控制端口旁表上控制开关，不仅能有效的提高实验操作效率，而且还能使我们的思路保持清晰。
尤其是在本次实验，从一开始就要将全部控制银角接上，没有清晰的思路，很容易就会犯错误，当然，在实验前，我们都已经将实验步骤事先写好，虽然有些错误，但我们在实验过程中一个一个的将它们改正了过来。
参考文献：计算机硬件基础实验教材（第二版）- 清华大学出版社。