实验三 数据通路组成实验(计算机组成与结构)
数据通路实验报告
数据通路实验报告一、实验目的本实验旨在通过设计与实现一个简单的数据通路，加深对数据通路的理解，并且通过实验验证所学知识的准确性和实用性。
二、实验器材和软件实验器材：计算机、VHDL开发板、配套接口线实验软件：Quartus II三、实验内容1.设计基本数据通路的单元模块，并对其进行仿真验证。
2.将各单元模块综合到一起，形成完整的数据通路，并对其进行逻辑分析和综合。
3.编写测试代码，对数据通路进行功能验证。
四、实验步骤1.设计基本数据通路的单元模块首先，根据实验要求，设计并实现各个基本数据通路的单元模块，如加法器、减法器、乘法器等。
根据需要，还可以设计其他辅助模块，如多路选择器、寄存器等。
在设计单元模块时，需要根据实验要求确定输入和输出信号的位数，并且保证设计的模块功能的准确性和完整性。
2.仿真验证单元模块利用Quartus II提供的ModelSim进行仿真验证。
将设计好的单元模块进行连接，并通过给定的测试向量，验证各个模块的功能是否符合预期。
3.综合设计数据通路将各个单元模块综合到一起，形成完整的数据通路。
在综合的过程中，需要注意各个模块之间的连接和信号的传递。
对综合后的数据通路进行逻辑分析和综合，检查是否存在逻辑错误，并根据需要进行优化处理。
4.编写测试代码根据数据通路的功能，编写相应的测试代码，对数据通路进行功能验证。
测试代码中应包含各种不同类型的测试用例，以确保数据通路的正确性。
五、实验结果分析经过各个步骤的设计与实验，我们成功实现了一个简单的数据通路，并且通过测试代码的运行，验证了数据通路的功能的正确性。
六、实验心得通过本次实验，我深入了解了数据通路的设计与实现过程，加深了对数据通路的理解。
通过实践操作，掌握了Quartus II软件的使用技巧，提高了自己的综合设计能力。
在实验过程中，我遇到了一些问题，通过与同学和老师的交流，顺利解决了这些问题。
通过自己的努力和团队合作，成功完成了本次实验，并且对数据通路有了更深入的认识。
计算机组织与结构实验报告
计算机组织与结构实验报告实验一：学习计算机组成部件及主板结构一．实验目的1.了解计算机的主要部件2.掌握放置在主板中的器件的位置与结构特征二．实验内容1.根据老师的讲解与实物示意图，观察并确定各个放置在主板中的器件的名称，了解计算机内部的组织结构。
中央处理器，芯片组，主存储器，4个SerialATA接口，PCI-Express X16图形连接器，2个PCI-Express X1连接器，10/100网络接口，5.1环绕声音频接口，4个PCI连接器，８个高速USB２.０端口，ｉｎｔｅｌ超静冷却部件。
整体示意图：局部示意图：2.能够默记下各个器件的位置与名称。
3.了解各个器件的主要功能与应用。
1)中央处理器CPU由于大规模集成电路的发展，芯片制作可以将运算器与控制器集成在一个芯片之内，即中央处理器，它是计算机的核心组件，负责程序的执行。
它由完成算数及逻辑运算的单元ALU以及控制程序执行的控制单元CU构成。
2)芯片组由南桥与北桥共同构成，其中，北桥将CPU与高速部件如主存、显卡连接在一起，而南桥负责连接低速外设总线，如低速PCI总线设备。
3)主存储器保存正在执行的程序及所用的数据。
4)SerialATA接口用于连接高速外围存储器，如硬盘。
5)高速USB２.０端口连接USB设备6)ｉｎｔｅｌ超静冷却部件用于控制风扇速度，降低噪声级别。
三．实验小结我们不仅要从理论上理解计算机的组织结构与主要部件，还要从实践中加以巩固。
直观观察主板上的相关器件，并且动手操作拆装，有助于加深理解现代微型计算机的完美结构。
实验二：C程序的翻译与执行一．实验目的1.掌握从高级语言编写的程序源码到机器可执行的目标代码，需要经过的几个关键处理环节。
2.理解各个环节的相关原理。
二．实验内容1.打开Microsoft Visual C++ 6.0 新建一个源程序文件2.输入一个简单的源程序#include<stdio.h>#include<math.h>void main(){int a,b,c;float s,area;printf("input a,b,c:");scanf("%d,%d,%d",&a,&b,&c);if (a+b>c&&a-b<c){printf("they can make t\n");s=(a+b+c)/2.0;area=sqrt(s*(s-a)*(s-b)*(s-c));printf("area=%f\n",area);}else printf("they can't make it\n");}3.编译、链接、运行此程序运行结果：三．实验小结1.编译，由C编译器对一个C程序源码进行编译，将其翻译成机器可懂得的符号形式，又成为汇编语言程序。
计算机组成原理-简单数据通路的组成与故障分析
南通大学计算机科学与技术学院上机实验报告课程名称：计算机组成原理实验年级： 2010级上机日期：2010,5,29 姓名：严军墙学号:1013072025 班级：网络工程101实验名称：简单数据通路组成与故障分析实验教师：王杰华成绩：一：目的及要求目的：（1）将运算器模块与存储器模块进行连接；（2）进一步熟悉计算机的数据通路；（3）炼分析问题与解决问题的能力，学会在出现故障的情况下，独立分析故障现象并排除故障。
要求：（1）做好实验前的预习工作，掌握实验电路的数据通路特点和集成电路的功能特性。
（2）写出实验报告，内容为：①实验目的。
②实验电路图。
③实验数据记录（仿真波形及仿真结果的分析方法、分析过程和分析结果）。
④写出本次实验的心得，讨论实验中遇到的问题。
二:环境（软硬件平台）软件：Quartus II2.0硬件：i3 cpu 2g 内存windows操作系统三：内容及步骤（包括程序流程及说明）（1）设计一实验电路图，把前面进行的运算器实验模块与存储器实验模块两部分电路连接在一起。
RAM和ROM的输出应能送至寄存器DR1和DR2作为运算器的输入，而运算器的结果应既可以送入R0暂存，又可以送入RAM的指定单元。
整个电路总线结构的形式自行设计。
本实验结合第二次和第三次实验。
掌握好运算器跟储存器的数据传输。
电路图如下：（2）排除实验电路中的故障，正确连线。
（3）给ROM的02H单元和09H单元分别置入初始数据12H和19H，把31H写入RAM的81H单元，然后完成以下运算：（02H）+（81H）（81H）（81H）-（09H）（81H）验证运算结果和存储器单元的内容是否正确。
四：运行结果答：对于用ROM存储的02H单元的数据12H，09H单元的数据19H，则一开始初始化；如图所示：而对于用RAM存储的81H单元的数据31H，则在调波形的时候初始化并使用数据，如图对81H单元数据的存储及验证：（1）：完成运算：（02H）+（81H）（81H）答：先是对81H单元进行存储；再取02H单元的数据，寄存到DR1中；再取81H单元的数据，寄存到DR2中；进行数据相加，并寄存到R0中；将R0中的数据存到81H单元中，并验证。
运算器数据通路实验
一、实验名称：运算器数据通路实验二、实验目的1．熟悉函数功能发生器的功能、使用方法。
2．熟悉运算器的数据传送通路。
3．完成几种算逻运算操作，加深对运算器工作原理的理解。
三、实验原理运算器是计算机中对数据进行运算操作的重要部件，它的核心是ALU 函数功能发生器（由EPM7064S 构成），其次还要有存放操作数和运算的中间结果之寄存器以及传送数据的总线等部分。
选用不同的控制信号，运算器可以完成不同的运算功能。
1．函数功能发生器(ALU)的功能。
该函数功能发生器(ALU)，当输入为Aj、Bj，对应输出为Fj(j=0,1,2,3,4,5,6,7)，它可实现8 种不同的算术运算和逻辑算，而且通过对控制参数SEL2～SEL0S0 来选择。
2．数据传送通路实验电路方案实验方案框图见图2—5 所示。
图中SA、SB 为存放两个现行操作的缓冲寄存器，其中SA 兼作存放中间结果的累加器，并且可以通过SA 所连接的八个数据灯显示。
SA、SB 接收来自总线的数据信息送入ALU 进行算术或逻辑操作。
通过移位门将运算操作结果送到总线。
并且ALU 和总线之间需用三态门隔离(采用74LS245)。
四、实验内容1．按照实验电路方案框图，设计一个能完成下列八种补码运算指令的八位运算器。
该运算器实现的八种功能如表2—1所示。
表2—1：2.根据运算器设计，选择所需元器件，画出实验电路的详细逻辑图，对开关，单脉冲等定义。
因为和上次实验类似，也是绝大多数的器件在“数据通路”中已安排好，只要控制各个控制点即可，除了开关组通过三态传输门(74LS245)的接法和实验一一样外，设置一个指令寄存器(IR)，用74LS573 担当IR。
通过八根连接线和“数据通路”中的八位总线连接起来。
存放ALU 的控制信息SEL2～SEL0。
为了便于观察IR 中内容，可以在IR 的输出端同时接上三个电平显示灯。
有的同学如用三个电平开关设置SEL2～SLE0。
当然可以得出结果，但是由于IR 是一个不可缺少的计算机部件，为了达到完整熟悉计算机各组成部分的目的，这里专门设置了指令寄存器IR。
[电脑基础知识]计算机组成原理实验
![[电脑基础知识]计算机组成原理实验](https://img.taocdn.com/s3/m/75984fff89eb172ded63b7ee.png)
算术逻辑运算实验步骤2-2
使用以下操作步 骤向DRl寄存器 中置入数据65。 设置：
SW-B = 1 从输入开关输入：01100101 SW-B = 0 299-B = 0 ALU-B = 1 LDDR1 = 1 LDDR2 = 0 按KK2发T4脉冲 改变PC-B
18
算术逻辑运算实验步骤2-3
打入地址寄存器AR； 3．将R0寄存器中的数写入到地址寄
存器指定的存储器地址单元中； 4．将存储器指定地址单元中的数读
出用LED数码管显示。
55
实验线路
63H-->20H 64H-->21H
56
实验六 微控制器实验
[内容提要] 1. 实验目的 2. 实验原理 3. 实验内容 4. 实验步骤
2．掌握总线传输控制特性； 3. 掌握组成计算机的五大部件之间
的连接。
53
实验原理
总线显示灯
SW-B
LDAR
CS
W/R LED-B W/R R0-B LDR0
数据 地址寄存 输入开关 器AR
存储器 RAM
数码显示 管LED
R0 寄存器
地址总线显示灯
54
实验内容
1．输入设备将一个数打入R0寄存器； 2．输入设备将另一个数(存储器地址)
27
进位控制实验步骤1
按图2—2连接实验线路，仔细查线无误后，接通电源
28
进位控制实验步骤2-1
用二进制数码开关向DR1和DR2寄存器置 数55H和AAH ，具体方法同实验一 。
29
进位控制实验步骤2-2
检查DR1和DR2中的数，检查方法见本实 验一 。注意保持AR信号为1。
30
数据通路组成实验
实验名称
实验时间
实验地点
6308
实验人
姓名
合作者
学号
实验小组
第组
实验成绩：
评阅教师签名：
一．实验目的
1.将多端口通用寄存器堆和双端口存储器模块联机；
2. 进一步熟悉计算机的数据通路；
3.掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
4.锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
1
01011001000000
ER中数据送入R1
00001111
1
01011000000001
0F0H送入R1
0F0H送入ER
11110000
1
01011001000000
ER中数据送入R1
11110000
1
010110000000011
55H送入R2
55H送入ER
01010101
1
01011001000000
DBUS
1
(2)将RF中R0-R3中的数据送至DR2，并经过ALU的直通运算后从DBUS验证。
完成功能
K0-K14
IR/DBUS
QD
R0=>DR2
111110100000000
DBUS
1
R1=>DR2
111110100001000
DBUS
1
R2=>DR2
111110100010000
DBUS
1
R3=>DR2
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
计算机组成原理全部实验
（2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。
（3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。
（4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。
（5）M：M＝0执行算术操作；M＝1执行逻辑操作。
X
X
1
0
0
1
AAH
AAH
↑
向DR1送数
X X X X
X
X
0
1
0
1
55H
55H
↑
向DR2送数
0 0 0 0
0
1
0
0
1
0
XXH
AAH
算术运算
0 0 0 0
0
0
0
0
1
0
XXH
ABH
算术运算
0 0 0 0
1
X
0
0
1
0
XXH
55H
逻辑运算
0 0 0 1
0
1
0
0
1
0
XXH
FFH
算术运算
0 0 0 1
0
0
0
0
1
0
5．不管是手动方式还是系统方式，31个按钮开关初始状态应为“1”即对应的指示灯处于发光的状态。
6．位于UPC UNIT区的J1跳线开关应在右侧状态。
说明：开关AL－BUS；SW－BUS标识符应为“/AL-BUS;/SW-BUS”
注意事项：
AL－BUS；SW－BUS不能同时按下；因为同时按下会发生总线冲突，损坏器件。
1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三 数据通路组成实验 一 实验目的 1.进一步熟悉计算机的数据通路 2.将双端口通用寄存器堆和双端口存储器模块连接,构成新的数据通路 3.掌握数字逻辑电路中的一般规律,以及排除故障的一般原则和方法 4.锻炼分析问题和解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障.
二 实验电路
数据通路实验电路图如图所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口(右端口)不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DRl。 由于双端口存储器是三态输出，因而可以直接连接到DBUS上。此外，DBUS还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。
本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的二进制开关的连接。
三、实验设备 1． TEC-5计算机组成原理实验系统1台 2． 逻辑测试笔一支(在TEC-5实验台上) 3． 双踪示波器一台(公用) 4． 万用表一只(公用)
四、 实验任务 1.将实验电路与控制台的有关信号进行连接。 2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据:R0=OFH,R1=0F0H,R2=55H,R3=0AAH.
3.用8位数据开关向AR送入地址0FH,然后将R0中的数据0FH写入双端口存储器中.用同样的方法,依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元.
4.分别将RAM的0AAH单元数据写入R0,55H单元数据写入R1,0F0H单元数据写入R2,0FH单元数据写入R3.然后将R0-R3中的数据读出,验证数据的正确性,并记录数据.
五、实验要求 1． 做好实验预习，掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。 2． 写出实验报告，内容是： （1）实验目的。 （2）写出详细的实验步骤、记录实验数据及校验结果。 （3）其他值得讨论的问题。 六、实验步骤及结果
任务1：接线 数据通路 RS0 RS1 RD0 RD1 WR0 WR1 LDRi LDDR1 模拟开关 K0 K1 K2 K3 K4 K5 K6 K7
数据通路 RS_BUS# SW_BUS# ALU_BUS# RAM_BUS# LR/W# CEL# LDAR# 模拟开关 K8 K9 K10 K11 K12 K13 K14
数据通路 AR+1 CER# Cn# M S0 S1 S2 S3 模拟开关 地 VCC VCC 地 地 地 地 地 任务2：用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据:R0=OFH,R1=0F0H,R2=55H,R3=0AAH.
1.令K4(WR0)=0, K5(WR1)=0, K6(LDRi)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1.置SW7-SW0=0FH, 按QD按钮,将0FH写入R0.
2.令K4(WR0)=1, K5(WR1)=0, K6(LDRi)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1.置SW7-SW0=0F0H, 按QD按钮,将0F0H写入R1.
3.令K4(WR0)=0, K5(WR1)=1, K6(LDRi)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1.置SW7-SW0=55H, 按QD按钮,将55H写入R2.
4.令K4(WR0)=1, K5(WR1)=1, K6(LDRi)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1.置SW7-SW0=0AAH, 按QD按钮,将0AAH写入R3.
任务3：用8位数据开关向AR送入地址0FH,然后将R0中的数据0FH写入双端口存储器中.用同样的方法,依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元.
1.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1, K12(LDAR#)=0.置SW7-SW0=0FH, 按QD按钮, 将0FH写入地址寄存器AR.
令K2(RD0)=0, K3(RD1)=0, K6(LDRi)=0, K7(LDDR1)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K14(LDAR#)=1, K13(CEL#)=1. 按QD按钮,将R0的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应显示0FH.
令K6(LDRi)=0, K7(LDDR1)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K12(LR/W#)=0, K14(LDAR#)=1, K13(CEL#)=0. 按QD按钮,将DBUS上的数据0FH写入AR指定的存储单元0FH.
2.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1, K14(LDAR#)=0.置SW7-SW0=0F0H, 按QD按钮, 将0F0H写入地址寄存器AR.
令K2(RD0)=1, K3(RD1)=0, K6(LDRi)=0, K7(LDDR1)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K12(LDAR#)=1, K13(CEL#)=1. 按QD按钮,将R1的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应显示0F0H.
令K6(LDRi)=0, K7(LDDR1)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K12(LR/W#)=0, K14(LDAR#)=1, K13(CEL#)=0. 按QD按钮,将DBUS上的数据0FH写入AR指定的存储单元0F0H. 3.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1, K14(LDAR#)=0.置SW7-SW0=55H, 按QD按钮, 将55H写入地址寄存器AR.
令K2(RD0)=0, K3(RD1)=1, K6(LDRi)=0, K7(LDDR1)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K14(LDAR#)=1, K13(CEL#)=1. 按QD按钮,将R2的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应显示55H.
令K6(LDRi)=0, K7(LDDR1)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K12(LR/W#)=0, K14(LDAR#)=1, K13(CEL#)=0. 按QD按钮,将DBUS上的数据55H写入AR指定的存储单元55H.
4.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1,K14(LDAR#)=0.置SW7-SW0=0AAH, 按QD按钮, 将0AAH写入地址寄存器AR.
令K2(RD0)=1, K3(RD1)=1, K6(LDRi)=0, K7(LDDR1)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K14(LDAR#)=1, K13(CEL#)=1. 按QD按钮,将R3的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应显示0AAH.
令K6(LDRi)=0, K7(LDDR1)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=0, K11(RAM_BUS#)=1, K12(LR/W#)=0, K14(LDAR#)=1, K13(CEL#)=0. 按QD按钮,将DBUS上的数据0AAH写入AR指定的存储单元0AAH.
任务4：分别将RAM的0AAH单元数据写入R0,55H单元数据写入R1,0F0H单元数据写入R2,0FH单元数据写入R3.然后将R0-R3中的数据读出,验证数据的正确性,并记录数据.
1.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1, K14(LDAR#)=0.置SW7-SW0=0AAH, 按QD按钮, 将0AAH写入地址寄存器AR.
令K4(WR0)=0, K5(WR1)=0, K6(LDRi)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=1, K10(ALU_BUS#)=1, K11(RAM_BUS#)=0, K12(LR/W#)=1, K13(CEL#)=0, K14(LDAR#)=1. 按QD按钮, 将AR指定的存储器地址0AAH单元的内容0AAH读出,然后写入寄存器R0.
2.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1, K11(RAM_BUS#)=1, K13(CEL#)=1, K14(LDAR#)=0.置SW7-SW0=55H, 按QD按钮, 将55H写入地址寄存器AR.