EDA课程设计报告
eda花样彩灯课程设计报告
eda花样彩灯课程设计报告一、课程目标知识目标：1. 学生能理解并掌握EDA（电子设计自动化）花样彩灯的基本原理与设计流程。
2. 学生能识别并运用课程中所学的电子元件，如LED灯、电阻、电容等，并理解其在电路中的作用。
3. 学生能够运用已学的电子知识，设计并搭建简单的EDA花样彩灯电路。
技能目标：1. 学生能够运用计算机软件进行电路设计与仿真，提高实际操作能力。
2. 学生通过小组合作，提高沟通协调能力和团队协作能力。
3. 学生能够运用问题解决策略，对设计过程中出现的问题进行分析、调试和优化。
情感态度价值观目标：1. 学生培养对电子科技的兴趣，增强创新意识和实践能力。
2. 学生在设计和制作过程中，培养耐心、细心的品质，提高面对困难的勇气和毅力。
3. 学生通过课程学习，认识到科技与生活的密切联系，增强环保意识和责任感。
本课程针对五年级学生特点，结合电子设计实际应用，注重培养学生的动手能力、创新能力和团队协作能力。
通过课程学习，使学生能够将所学知识应用于实际生活，激发他们对科技的兴趣，提高科学素养。
课程目标具体、可衡量，便于教师进行教学设计和评估。
二、教学内容本课程教学内容主要包括以下几部分：1. 电子元件的认识：介绍常用电子元件如LED灯、电阻、电容等，使学生了解其性能、特点及在电路中的作用。
2. EDA软件使用：教授学生如何使用EDA软件进行电路设计与仿真，包括电路图的绘制、元件的选取与放置、电路的仿真与调试等。
3. 花样彩灯设计原理：讲解花样彩灯的设计原理，如电路的基本连接方式、控制方法等。
4. 实践操作：指导学生进行EDA花样彩灯的设计与制作，让学生在实际操作中掌握所学知识。
5. 课程总结与展示：学生完成作品后，进行课程总结，分享设计经验，展示作品成果。
教学内容安排如下：1. 第一课时：电子元件的认识及基本电路原理介绍。
2. 第二课时：EDA软件的使用方法教学。
3. 第三课时：花样彩灯设计原理及实践操作指导。
eda课程设计5篇[修改版]
![eda课程设计5篇[修改版]](https://img.taocdn.com/s3/m/a1aef8d5dd36a32d72758100.png)
第一篇：eda课程设计数字钟一、设计要求设计一个数字钟，具体要求如下：1、具有时、分、秒计数显示功能，以24小时循环计时。
2、具有清零、校时、校分功能。
3、具有整点蜂鸣器报时以及LED花样显示功能。
二、设计方案根据设计要求，数字钟的结构如图8-3所示，包括：时hour、分minute、秒second计数模块，显示控制模块sel_clock，七段译码模块deled，报时模块alert。
三、VHDL程序library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; useIEEE.STD_LOGIC_UNSIGNED.ALL;---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library UNISIM;--use UNISIM.VComponents.all;entityddz is port(rst,clk: in std_logic; hour_h: out std_logic_vector( 6 downto 0); hour_l: outstd_logic_vector( 6 downto 0); min_h: out std_logic_vector( 6 downto 0);min_l: out std_logic_vector( 6 downto 0);sec_h: out std_logic_vector( 6 downto 0);sec_l: out std_logic_vector( 6 downto 0)); endddz;architecture Behavioral of ddz is signalcnt: std_logic_vector(15 downto 0); signalsec_h_in: std_logic_vector( 3 downto 0); signalsec_l_in: std_logic_vector( 3 downto 0); signalmin_h_in: std_logic_vector( 3 downto 0); signalmin_l_in: std_logic_vector( 3 downto 0); signalhour_h_in: std_logic_vector(3 downto 0); signalhour_l_in: std_logic_vector(3 downto 0);signalclk_s,clk_m,clk_h: std_logic; begin process(rst,clk) begin if rst='0' then sec_h_in'0');sec_l_in'0');clk_msec_l_inifsec_h_in=5 thensec_h_inclk_melsesec_h_inclk_mend if; else sec_l_inclk_mend if; end if; end process;process(rst,clk_m) begin if rst='0' then-- min_h_in'0');min_l_in'0'); -- clk_hmin_l_inmin_h_inclk_mend if; else min_l_inend if; end if; end process;process(rst,clk_n) begin if rst='0' then-- hour_h_in'0');hour_l_in'0'); -- clk_hhour_l_inhour_h_inclk_nend if; else hour_l_inend if; end if; end process;process(sec_l_in) begin casesec_l_in iswhen "0000" =>sec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lprocess(sec_h_in) begin casesec_h_in iswhen "0000" =>sec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hprocess(min_l_in) begin casemin_l_in iswhen "0000" =>min_lmin_lmin_lwhen "0011" =>min_lmin_lmin_lmin_lmin_lmin_lmin_lmin_lprocess(min_h_in) begin casemin_h_in iswhen "0000" =>min_hmin _h min _hmin _hmin _h min _hmin _hmin _hmin _hmin _hmin _hend case; end process;process(hour_l_in) begin casehour_l_in iswhen "0000" =>hour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lprocess(hour_h_in) begin casehour_h_in iswhen "0000" =>hour_hhour_hhour_hhour_h hour _h hour _h hour _h hour _h hour _hhour_h hour _h四、VHDL仿真结果五、课程设计心得通过这次课程设计，有效得巩固了课本所学的知识，而且通过上机仿真不断发现问题并及时改正，加深了我们对该课程设计的印象。
EDA电子钟课程设计报告
电子设计自动化EDA课程设计题目：电子钟设计学院专业班级指导老师学号姓名日期目录一、设计要求 (2)二、设计目的 (2)三、系统功能概述 (2)四、系统组成以及系统各部分的设计 (3)1.分秒计数模块CNT_S (3)2.时计数模块CNT_H (4)3按键消抖动模块 (5)4.分频模块FENPING (6)5.定点报时模块 (7)6.顶层模块 (9)五、下载到实验箱以后工作情况 (13)六、课程设计心得体会 (13)七、参考文献 (14)一、设计要求设计一个电子钟，要求可以显示时、分、秒，用户可以设置时间，可以实现整点报时功能。
系统顶层框图：二、实验目的1. 掌握多位计数器相连的设计方法。
2. 掌握二十四进制，六十进制计数器的设计方法。
3. 掌握CPLD技术的层次化设计方法。
4. 了解软件的元件管理含义以及模块元件之间的连接概念。
5. 掌握电子电路一般的设计方法，并了解电子产品的研制开发过程，基本掌握电子电路安装和调试的方法。
6. 培养独立分析问题，解决问题的能力三、系统功能概述1.已完成功能1.完成时／分／秒的依次显示并正确计数，利用六位数码管显示；2.时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；3.定时器：实现整点报时，通过扬声器发出报时声音；4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；2.待改进功能：1. 调整数码管的亮度功能未实现。
2. 应添加秒表功能。
四、系统组成以及系统各部分的设计1.分秒计数模块CNT_SVHDL的RTL描述如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT_S ISPORT(CLK,CLR:IN STD_LOGIC;OUT_H:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);OUT_L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);C:OUT STD_LOGIC);END CNT_S;ARCHITECTURE ONE OF CNT_S ISSIGNAL S_H:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL S_L:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK,CLR)BEGINIF CLK 'EVENT AND CLK='1' THENIF S_L(3 DOWNTO 0)<"1001" THENS_L(3 DOWNTO 0)<=S_L(3 DOWNTO 0)+1;C<='0';ELSIF S_H(3 DOWNTO 0)<"0101" THENS_L(3 DOWNTO 0)<="0000";S_H(3 DOWNTO 0)<=S_H(3 DOWNTO 0)+1;ELSES_L(3 DOWNTO 0)<="0000";S_H(3 DOWNTO 0)<="0000";C<='1';END IF;END IF;IF CLR='1' THENS_L(3 DOWNTO 0)<="0000";S_H(3 DOWNTO 0)<="0000";END IF;OUT_H<=S_H;OUT_L<=S_L;END PROCESS;END ONE;分和秒计数器模块仿真波形如下从仿真波形可知，当计数到59时，下一个时钟上升沿到来时就清零了，并且产生进位信号，符合设计要求。
EDA课程设计报告--EDA数字抢答器
学生课程设计报告课程名称：EDA数字抢答器目录一、课程设计目的 (3)二、课程设计题目描述和要求 (3)三、课程设计报告内容 (4)四、结论 (21)五、结束语 (22)六、参考书目 (22)一、课程设计目的.设计一个可容纳4组参赛的数字式抢答器。
通过此次设计熟练掌握VHDL 语言，并掌握设计所用的软件。
二、课程设计题目描述和要求在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。
同时，还可以设置计分、犯规及奖惩计录等多种功能。
本设计的具体要求是：(1) 设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
(2) 电路具有第一抢答信号的鉴别和锁存功能。
(3) 系统具有计分电路。
(4) 系统具有犯规电路。
系统设计方案：系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮可以用如TA、TB表示；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口可用如LEDA、LEDB、LEDC、LEDD表示，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块，其他功能模块（犯规警告模块，输出显示模块）。
三、课程设计报告内容按照要求，我们可以将整个系统分为四个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块；译码显示模块。
对于需显示的信息，需要增加或外接译码器，进行显示译码。
考虑到实验开发平台提供的输出显示资源的限制，我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。
整个系统的大致组成框图如图2.1所示。
图2.1 LED A LED B LED C LED D3.1抢答鉴别模块3.1.1抢答鉴别模块的功能抢答队伍共分为四组A,B,C,D。
EDA课程设计报告
EDA课程设计报告•相关推荐EDA课程设计报告在我们平凡的日常里，报告的使用成为日常生活的常态，报告中涉及到专业性术语要解释清楚。
那么报告应该怎么写才合适呢？以下是小编为大家整理的EDA课程设计报告，希望对大家有所帮助。
EDA课程设计报告1实训任务：一、实训目的和要求：（1）熟练掌握keil c51集成开发环境的使用方法（2）熟悉keil c51集成开发环境调试功能的使用和dp？51pro。
net单片机仿真器、编程器、实验仪三合一综合开发平台的使用。
（3）利用单片机的p1口作io口，学会利用p1口作为输入和输出口。
（4）了解掌握单片机芯片的烧写方法与步骤。
（5）学会用单片机汇编语言编写程序，熟悉掌握常用指令的功能运用。
（6）掌握利用protel 99 se绘制电路原理图及pcb图。
（7）了解pcb板的制作腐蚀过程。
二、实训器材：pc机（一台）pcb板（一块）520ω电阻（八只）10k电阻（一只）led发光二极管（八只）25v 10μf电容（一只）单片机ic座（一块）at89c51单片机芯片（一块）热转印机（一台）dp？51pro。
net单片机仿真器、编程器、实验仪三合一综合开发平台（一台）三、实训步骤：（2）将流水灯程序编写完整并使用tkstudy ice调试运行。
（4）打开电源，将编写好的程序运用tkstudy ice进行全速运行，看能否实现任务要求。
（6）制板。
首先利用protel 99 se画好原理图，根据原理图绘制pcb图，然后将绘制好的pcb布线图打印出来，经热转印机转印，将整个布线图印至pcb板上，最后将印有布线图的pcb板投入装有三氯化铁溶液的容器内进行腐蚀，待pcb板上布线图外的铜全部后，将其取出，清洗干净。
（7）焊接。
将所给元器件根据原理图一一焊至pcb板相应位置。
（8）调试。
先把at89c51芯片插入ic座，再将+5v电源加到制作好的功能板电源接口上，观察功能演示的整个过程（看能否实现任务功能）。
eda课程设计报告
eda课程设计报告一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握EDA工具的使用方法。
2. 学生能运用EDA软件进行电路设计与仿真，理解并掌握数字电路的设计原理。
3. 学生了解并掌握基础的硬件描述语言（如VHDL/Verilog），能完成简单的数字系统设计。
技能目标：1. 学生通过EDA软件的操作，培养电子电路设计、仿真与验证的实际操作能力。
2. 学生通过小组合作完成设计项目，提高团队协作与沟通技巧。
3. 学生能够运用所学知识解决实际问题，具备一定的创新意识和动手能力。
情感态度价值观目标：1. 学生在EDA课程学习中，培养对电子科学技术的兴趣和探究精神。
2. 学生通过课程实践，增强自信心和成就感，激发进一步学习的动力。
3. 学生在学习过程中，树立正确的工程伦理观念，认识到技术发展对社会的责任和影响。
课程性质：本课程为电子信息工程及相关专业高年级学生的专业核心课程，旨在通过理论与实践相结合的教学，提高学生的电子设计能力。
学生特点：学生已具备一定的电子技术基础，具有较强的学习能力和实践欲望，对新技术和新工具充满好奇心。
教学要求：结合学生特点，注重培养实际操作能力，鼓励学生创新思维，提高解决实际问题的能力。
通过课程目标分解，确保学生在知识、技能和情感态度价值观方面的全面成长。
后续教学设计和评估将以此为基础，关注学生的学习成果。
二、教学内容根据课程目标，教学内容分为以下三个模块：1. EDA基本概念与工具使用- 教材章节：第一章 EDA技术概述，第二章 EDA工具简介- 内容列举：EDA发展历程，常用EDA软件介绍，软件安装与配置，基本操作流程。
2. 数字电路设计与仿真- 教材章节：第三章 数字电路设计基础，第四章 仿真技术- 内容列举：数字电路设计原理，EDA软件电路设计流程，仿真参数设置，波形分析与验证。
3. 硬件描述语言与数字系统设计- 教材章节：第五章 硬件描述语言，第六章 数字系统设计实例- 内容列举：硬件描述语言基础，VHDL/Verilog语法要点，简单数字系统设计方法，设计实例分析与实操。
eda课程设计时间报告
eda课程设计时间报告一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握EDA工具的使用方法。
2. 学生能运用EDA软件完成基本的电路设计，如数字电路、模拟电路等。
3. 学生了解并掌握电路仿真、波形分析等技能。
技能目标：1. 学生能独立使用EDA工具进行电路设计和仿真。
2. 学生具备分析电路原理和优化电路设计的能力。
3. 学生能够通过团队合作，共同完成一个综合性的电路设计项目。
情感态度价值观目标：1. 学生培养对电子工程的兴趣，激发创新意识和探索精神。
2. 学生树立正确的工程观念，注重实践操作和工程应用。
3. 学生在团队协作中学会沟通、分享和承担责任，培养合作精神。
课程性质：本课程为实践性较强的课程，结合理论教学和实际操作，培养学生运用EDA工具进行电路设计和仿真的能力。
学生特点：本年级学生具备一定的电子基础知识，具有较强的学习能力和动手能力，对新鲜事物充满好奇心。
教学要求：结合学生特点和课程性质，注重理论与实践相结合，充分调动学生的主观能动性，培养其创新意识和实践能力。
在教学过程中，将目标分解为具体的学习成果，便于教学设计和评估。
二、教学内容本课程教学内容主要包括以下三个方面：1. EDA基本概念与工具使用- 了解EDA的发展历程、基本概念及其在电子工程设计中的应用。
- 学习并掌握主流EDA软件（如Multisim、Protel等）的基本操作和使用方法。
2. 电路设计与仿真- 学习数字电路、模拟电路的基本原理和设计方法。
- 利用EDA软件进行电路设计与仿真，分析电路性能，优化设计方案。
教学大纲：- 数字电路设计：组合逻辑电路、时序逻辑电路设计。
- 模拟电路设计：放大器、滤波器等电路设计。
- 电路仿真：仿真参数设置、波形分析、性能评估。
3. 综合性项目实践- 学生分组进行项目实践，运用所学知识完成一个具有实际意义的电路设计项目。
- 项目过程中，培养学生的团队协作、沟通能力及解决问题的能力。
eda课程设计报告速度表设计
eda课程设计报告速度表设计一、课程目标知识目标：1. 学生能理解速度表的基本原理和设计理念，掌握速度的计算公式。
2. 学生能了解并运用电子设计自动化（EDA）软件进行速度表电路的设计与仿真。
3. 学生掌握速度表在实际应用中的相关技术参数和性能指标。
技能目标：1. 学生能够运用EDA软件进行电路图绘制，具备基本的电路设计能力。
2. 学生能够通过小组合作，进行速度表的设计、搭建与调试，培养实际操作能力。
3. 学生能够运用所学知识解决实际生活中的速度测量问题，提高创新能力。
情感态度价值观目标：1. 学生通过本课程的学习，培养对电子设计自动化技术的兴趣，激发创新精神。
2. 学生在小组合作中，培养团队协作意识，提高沟通与交流能力。
3. 学生能够认识到速度表在交通安全中的作用，增强社会责任感和遵守交通规则的意识。
本课程针对学生年级特点，注重理论与实践相结合，以EDA软件为工具，培养学生电子设计能力。
课程目标具体、可衡量，旨在使学生在掌握基本知识的同时，提高实际操作和创新能力，培养良好的团队协作意识和价值观。
二、教学内容1. 速度表原理及计算公式：讲解速度表的基本工作原理，引导学生掌握速度的计算公式，理解速度与时间、路程的关系。
2. EDA软件应用：介绍EDA软件的基本功能与操作方法，使学生能够运用软件进行电路设计与仿真。
3. 速度表电路设计：依据教材相关章节，指导学生进行速度表电路的绘制，包括传感器、放大器、显示电路等组成部分。
4. 电路搭建与调试：学生分组进行速度表的搭建和调试，掌握电路故障排查方法，提高实际操作能力。
5. 速度表在实际应用中的案例分析：分析速度表在交通安全、运动监测等领域的应用案例，让学生了解速度表的实际意义。
教学内容安排和进度：第一课时：速度表原理及计算公式第二课时：EDA软件应用与电路设计第三课时：速度表电路搭建与调试第四课时：案例分析及总结教学内容与课本紧密关联，注重科学性和系统性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课 程 设 计课程名称 EDA 技术 课题名称 电子时钟的设计 专 业 电子技术 班 级 学 号 姓 名指导教师 陈意军2012 年 6 月 23 日湖南工程学院课程设计任务书课程名称：eda技术题目：多功能电子钟的设计专业班级：电子科学与技术学生姓名：指导老师：陈意军审批：任务书下达期2012年6 月10 日设计完成日期2012年6 月23 日目录一引言 (1)二设计目的及总体方框图 (1)三电子时钟功能 (1)四电子时钟设计 (2)4.1设计思路 (2)4.2电子时钟各个模块的设计 (2)4.2.1秒计时器的设计 (2)4.2.2分计时器的设计 (4)4.2.3时计时器的设计 (5)4.2.4 7段译码器的设计 (8)4.2.5 整点报时器的设计 (9)五电子时钟顶层电路图 (11)六系统仿真波形 (11)七硬件测试及引脚的锁定 (12)八设计心得与体会 (13)一引言EDA技术在电子设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字时钟，它的计时周期为24小时，显示的最大时间为23时59分59秒，另外还具有校时功能和整点报时功能。
总的程序由5个模块组成，分别为秒计时器、分计时器、时计时器、7段显示译码器和整点报时器。
二设计目的及总体方框图此次设计的主要目的是学会使用quartus软件，掌握用VHDL语言设计编写源程序，并要求下载到实验箱实现所实现电子时钟的各项功能。
通过这次设计，让我们加深对理论知识的理解，培养理论联系实际的能力，提高分析问题和解决问题的能力总体方框图三电子时钟功能（1）计时功能：这是电子时钟的基本功能，每隔一秒钟计时一次，并在显示屏上显示当时时间。
（2）校时功能：能设置实时时间作为数字钟的当前时间，具有小时、分钟、秒钟的校准时间功能。
（3）整点报时功能：每逢整点，整点报时器自动报时。
四电子时钟设计4.1 设计思路该数字钟可以实现3个功能：计时功能、整点报时功能和重置时间功能，因此有3个子模块：计时、报时、重置时间。
其中计时模块由3部分构成：秒计时器、分计时器和时计时器。
秒计时器和分计时器都是由60进制的计数器构成的，具有清0、置数和计数功能。
当清0信号为低电平时，计时器清0；当置数信号为高电平时，计时器置数；clk为脉冲信号，ci为输入信号。
co为计时器的进位信号，作为下一级的输入信号。
时计时器是由一个24进制的计数器构成的，具有清0、置数和计数功能。
当清0信号为低电平时，计时器清0；当置数信号为高电平时，计时器置数；clk为脉冲信号，ci为输入信号。
7段数码显示模块的功能是在显示屏上显示当时时间。
1对应的显示代码为0110000，2对应的显示代码为1101101，3对应的显示代码为1111001，4对应的显示代码为0110011，5对应的显示代码为1011011，6对应的显示代码为1011111，7对应的显示代码为1110000，8对应的显示代码为1111111，9对应的显示代码为1111011，0对应的显示代码为1111110。
报时模块的功能是当整点时，报时器输出高电平，并且持续1分钟。
4.2 电子时钟各模块的设计4.2.1 秒计时器的设计（1）秒计时器源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity second isport(clk,ci,nreset,load:in std_logic;d:in std_logic_vector(7 downto 0);co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0));end second;architecture behave of second isbeginco<='1'when(qh="0101"and ql="1001"and ci='1')else'0'; process(clk,nreset)beginif(nreset='0')thenqh<="0000";ql<="0000";elsif(clk'event and clk='1')thenif(load='1')thenqh<=d(7 downto 4);ql<=d(3 downto 0);elsif(ci='1')thenif(ql=9)thenql<="0000";if(qh=5)thenqh<="0000";elseqh<=qh+1;end if;elseql<=ql+1;end if;end if;end if;end process;end behave;（2）秒计时器仿真波形在秒计时器的(clk)输入一个周期为(2us)的时钟信号；清0端（nreset）前面一小段为低电平，后面均为高电平；置数端（load）中间一段为高电平，其余均为低电平；将（ci）端置高电平，秒重置端（d）置数值为56秒，进行仿真，产生如下波形：图1 秒计时器仿真波形图由上述波形可以清楚的看到：当清0信号（reset）无效时，秒计时器置数，从50秒开始计数，到59秒时回到0，并且从ensec输出一个高电平。
（3）秒计时器原理图图2 秒计时器原理图4.2.2 分计时器的设计（1）分计时器源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity minute isport(clk,ci,nreset,load:in std_logic;d:in std_logic_vector(7 downto 0);co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0));end minute;architecture behave of minute isbeginco<='1'when(qh="0101"and ql="1001"and ci='1')else'0'; process(clk,nreset)beginif(nreset='0')thenqh<="0000";ql<="0000";elsif(clk'event and clk='1')thenif(load='1')thenqh<=d(7 downto 4);ql<=d(3 downto 0);elsif(ci='1')thenif(ql=9)thenql<="0000";if(qh=5)thenqh<="0000";elseqh<=qh+1;end if;elseql<=ql+1;end if;end if;end if;end process;end behave;（2）分计时器仿真波形在分计时器的(clk)输入一个周期为(2us)的时钟信号；清0端（nreset）前面一小段为低电平，后面均为高电平；置数端（load）中间一段为高电平，其余均为低电平；将（ci）端置高电平，分重置端（d）置数值为56分，进行仿真，产生如下波形：图3 分计时器仿真波形图（3）分计时器原理图图4 分计时器原理图4.2.3 时计时器的设计（1）时计时器源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity hours isport(clk,ci,nreset,load:in std_logic;d:in std_logic_vector(7 downto 0);qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0)); end hours;architecture behave of hours isbeginprocess(clk,nreset)beginif(nreset='0')thenqh<="0000";ql<="0000";elsif(clk'event and clk='1')thenif(load='1')thenqh<=d(7 downto 4);ql<=d(3 downto 0);elsif(ci='1')thenif(qh="0010"and ql="0011")thenqh<="0000";ql<="0000";elsif(ql=9)thenql<="0000";if(qh=2)thenqh<="0000";elseqh<=qh+1;end if;elseql<=ql+1;end if;end if;end if;end process;end behave;（2）时计时器仿真波形在时计时器的(clk)输入一个周期为(2us)的时钟信号；清0端（nreset）前面一小段为低电平，后面均为高电平；置数端（load）中间一段为高电平，其余均为低电平；将（ci）端置高电平，时重置端（d）置数值为21时，进行仿真，产生如下波形：图5 时计时器仿真波形图（3）时计时器原理图图6 时计时器原理图4.2.4 7段显示译码器的设计（1）7段显示译码器源程序library ieee;use ieee.std_logic_1164.all;entity decl7 isport(d:in std_logic_vector(3 downto 0);x:out std_logic_vector(6 downto 0));end decl7;architecture a of decl7 isbeginwith d selectx<="1111110"when"0000","0110000"when"0001","1101101"when"0010","1111001"when"0011","0110011"when"0100","1011011"when"0101","1011111"when"0110","1110000"when"0111","1111111"when"1000","1111011"when"1001","0000000"when others;end a;（2）7段显示译码器仿真波形设置d的值，使其分别为1、2、3……9，保存波形，进行仿真，其仿真波形如下：图7 7段显示译码器仿真波形图（3）7段显示译码器原理图图8 7段显示译码器原理图4.2.5 整点报时器的设计（1）整点报时器源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity alarm isport(nreset:in std_logic;minh:in std_logic_vector(3 downto 0);minl:in std_logic_vector(3 downto 0);alarm:out std_logic);end;architecture behave of alarm isbeginalarm<='1' when (minh="0000" and minl="0000" and nreset='1')else'0';end behave;（2）整点报时器仿真波形清0端（reset）前面一小段为低电平，后面均为高电平；设置min的值，保存波形图，进行仿真，产生如下波形：图9 整点报时器仿真波形图（3）整点报时器原理图图10 整点报时器原理图五电子时钟顶层电路图图11 电子时钟顶层电路图六系统仿真波形图12 系统仿真波形图七硬件测试及引脚锁定将所设计的原理图进行引脚锁定，锁定后下载到实验箱检测。