EDA课程设计报告-北京科技大学分析
EDA课程设计报告
EDA课程设计计划书一、本次课程设计的目的和意义学习和掌握EDA设计电路的应用，充分认识理论知识对应用技术的指导性作用，进一步加强理论知识与应用相结合的实践和锻炼。
通过这次设计实践能够进一步加深对专业知识和理论知识学习的认识和理解，使自己的设计水平和对所学的知识的应用能力以及分析问题解决问题的能力得到全面提高。
二、本次课程设计安排1、时间安排电子信息工程专业：10091-2班1月3日到1月11日10093-4班1月3日到1月11日2、人员安排本次课程设计共有1个专业4个班学生，指导教师2人：高迎霞、李磊。
12个设计题目平均分配，各班同学可以根据自己情况选择题目。
3、地点安排58中机房。
三、部分参考设计题目学生原则上自己选择课程设计题目，经过与指导老师商洽后，在设计的第一天确定题目，然后在剩下的时间里面完成设计。
下面的题目可供参考。
1、数字钟2、秒表设计3、键盘扫描电路设计4、四人抢答器设计5、七人表决器设计6、简易电子琴7、扫描显示电路的驱动8、交通灯控制器9、多路彩灯控制器10、数控分频器11、自动售货机12、汽车尾灯控制电路设计四、设计安排设计安排名册（指导教师：）五、最终上交材料要求（1）格式要求：上交的课程设计应该包含以下几部分课程设计的目的课程设计所要达到的要求思路及方案比较课程设计内容参考资料（2）材料要求上交材料一律用A4纸打印，标题3号宋体加粗，小标题4号宋体加粗，正文小4宋体，单倍行距。
上交时应同时将最终定稿的电子文档一并拷到指导教师的电脑里。
六、课程设计参考样本（见下页）EDA 课程设计报告书课题名称 姓 名学 号 院、系、部 电气系专 业 指导教师2013年 1 月5日※※※※※※※※※※※ ※※ ※※ ※※※※※※※※※200χ级EDA课程设计交通指示灯设计0712401*40 张三一、设计目的********************************************************************* ********************************************************************* **************二、设计要求********************************************************************* ********************************************************************* **************三、设计框图（介绍各部分的功能）********************************************************************* ********************************************************************* **************四、流程图设计/设计原理图********************************************************************* ********************************************************************* ********************************************************************* ********************************************************************* ****************************五、程序设计如下：********************************************************************* ********************************************************************* *********************************************************************************** ********************************************************************* **************六、仿真图/验证结果图（并对图进行说明）********************************************************************* ********************************************************************* ********************************************************************* *************************************************************************************************七、设计总结：********************************************************************* ********************************************************************* ********************************************************************* ********************************************************************* ****************************八、参考文献：[1] 《EDA技术及实用教程》赵全利、秦汉斌编著，机械工业出版社[2][3]。
EDA课程实验设计报告
《EDA课程实验设计报告》洗衣机自动控制器设计一实验要求：1、由一个按键控制洗衣机的启动、暂停。
2、洗衣机洗涤一定时间后，能自动停止，由一个LED灯闪烁提示，并发出报警提示。
3、洗涤时间能用数码管显示，暂停时时间停止，暂停后时间在停止的时间基础上继续计时。
4、用至少四个LED指示灯的流动表示洗衣机的正转和反转。
即当正转20秒时，四个指示灯从右向左循环移动；反转20秒时，四个指示灯从右向左循环移动。
5、暂停10秒时，四个指示灯闪烁来表示电机停止转动。
二．设计总体思路，基本原理1.设计总体思路从课程设计要求来看，要求实现电机的正传、反转、暂停，用四个LED灯的状态来表示，当显示时间前20秒正传、暂停10秒、反转20秒、再暂停10秒，如此一来，周期恰好是60秒，理所当然的分钟计数器、秒计数器是一定要有的。
接下来脉冲是一定的了，但是有分钟计数器和秒钟计数器还要考虑是不是要60分频器，就我们所学过的来说实现循环有移位寄存器；还有个问题，当洗涤时间到了，报警还要一个报警电路，根据要求，报警的蜂鸣器不可以长时间的叫，要有个合理的时间，我们可以用一个单稳态电路来实现。
方案为：直接从数值上进行提取信号来控制一个可以实现循环的74LS194来实现。
2.基本原理首先，从秒脉冲出来的信号，经过一个控制电路后进入秒计数器进行秒计数，进行清零，这时用户置入洗涤时间，并按开始按钮，洗衣机开始工作。
当秒计数器变为零的时候，去分钟计数器上面借数；与此同时，从十秒位转化出来的信号进入移位寄存器后，LED灯表示出电机运转状态；当用户设定的洗涤时间结束后，电路报警并清零。
三.单元电路设计1.一百进制分计数器和六十秒计数器的设计（1）分、秒计数器的设计分、秒计数器我们都用74192片，74192上升沿触发，由UP，DOWN两管脚控制加减计数，有异步置数端LOAR和异步复位端CLR，BO’和CO’分别输出高电平表示加进位和减进位。
由于74192没有保持脚，故需要外围电路实现保持功能。
eda课程设计--EDA课程设计实验报告
eda课程设计一EDA课程设计实验报告EDA课程设计实验报告学曉宿息工程学阮专业通信工程学号________________農名___________________任镌教师_________________2013 年10 月30 q一、FPGA 简介随着基于FPGA 的EDA 技术的发展和应用领域的扩大与深入，EDA 技术在电 子信息.通信.自动控制及计算机等领域的重要性日益突出。
作为一个学通信 工程专业的学生，我们必须不断地去了解更多的新产品信息，这就更加要求我 们对EDA 有个全面的认识。
信号发生器在我们的日常中有很重要的应用,用VHDL 语言去实现设计将会使我们对本学科知识可以更好地掌握。
本设计是一个基于VHDL 的釆用自顶向下设计方法实现的信号发生器，该设 计方法具有外围电路简单，程序修改灵活和调试容易等特点，并通过计算机仿 真证明了设计的正确性。
要求设计一个函数发生器，该函数发生器能够产生递增斜波.递减斜波、 方波、三角波.正弦波.及阶梯波，并且可以通过选择开关选择相应的波形输 出；系统具有复位的功能;通过按键确定输出的波形及确定是否输出波形。
FPGA 是整个系统的核心，构成系统控制器，波形数据生成器，加法器，运算/译码等 功能。
通过以上分析设计要求完成的功能，确定函数发生器可由递增斜波产生模 块.递减斜波产生模块.三角波产生模块.阶梯波产生模块.正弦波产生模块、 方波产生模块和输出波形选择模块组成，以及按键复位控制和时钟输入。
由此 可确定系统的总体原理框图为：三、方案选择1、波形函数发生方案对比选择时 --- ► 复--- ►波形发生模块目分析波形输出选波形函数发生是本设计的最重要的部分，实现函数发生的途径也有很多，因此必须选择一种易于实现且精度高的方案，以此来提高本设计的实用性。
本信号发生器利用在系统编程技术和FPGA芯片产生。
用VHDL语言编写程序，调试成功后下载至实验装置的芯片上，再利用外接D/A转换电路实现以上设计功能。
EDA-课程设计报告书
EDA-课程设计报告书《电子设计自动化EDA》课程设计报告书学号：08057102 班级：自动化081 姓名：陈婷指导教师：刘伟目录一、设计思想（一）、设计要求1、具有以24小时制时、分、秒记时、显示功能。
2、具有整点报时功能，整点报时的同时LED花样显示。
3、具有消零，调节小时，分钟功能。
4、设计精度要求为1s。
(二)、系统功能描述1.、系统输入：调时、调分，清零信号，分别用按键开关SETHOUR、SETMIN、RESET控制；计数时钟信号CLK采用2HZ时钟源，扫描时钟信号CLKDSP采用32HZ时钟源或更高；2、系统输出：8位八段共阴极数码管显示输出；LED花样显示输出；3、系统功能详细描述：计时：正常工作状态下，每日按24小时计时制，蜂鸣器无声，逢整点报时。
显示：要求采用扫描显示方式驱动8位8段数码管显示。
整点报时：蜂鸣器在“51”、“53”、“55”、“57”、“59”秒发音，结束时为整点；校时：在计时状态下，按下按键SETMIN设定分钟，按下按键SETHOUR设定小时。
（三）设计思路1、分别写出六进制、十进制、二十四进制、清零、设置时分、LED译码部分，在主体部分用元件例化语句计时，清零设置时分、LED译码，再加上扫描模块2、将六进制、十进制、二十四进制、清零、设置时分、LED译码、扫描模块分模块写在一个主中（四）系统电路结构框图二、设计步骤（一）各种进制的计时及时钟控制模块程序1、6进制library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity counter6 isport( clk,reset,set: in std_logic;ain:in std_logic_vector(3 downto 0);aout: out std_logic_vector(3 downto 0);co: out std_logic);end counter6;architecture art2 of counter6 issignal count:std_logic_vector(3 downto 0);beginprocess(clk)beginif (clk'event and clk='1')thenif(reset='0')then count<="0000";elsif(set='1')then count<=ain;elsif (count="0101")thencount<="0000";co<='1';else count<=count+1;co<='0';end if;end if;end process;aout<=count;end art2;2、10进制library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity counter10 isport(clk,reset,set: in std_logic;ain:std_logic_vector(3 downto 0);aout:out std_logic_vector(3 downto 0); co:out std_logic);end counter10;architecture art1 of counter10 issignal count:std_logic_vector(3 downto 0);beginprocess(clk)beginif(clk'event and clk='1') thenif(reset='0')then count<="0000";elsif(set='1')then count<=ain;elsif(count="1001") thencount<="0000";co<='1';else count<=count+1;co<='0';end if;end if;end process;aout<=count;end art1;3、24进制ibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity counter24 isport( clk,reset,set: in std_logic;ainh:in std_logic_vector(3 downto 0);ainl:in std_logic_vector(3 downto 0);aout: out std_logic_vector(7 downto 0)); end counter24;architecture art3 of counter24 issignal count:std_logic_vector(7 downto 0); beginprocess(clk)beginif(clk'event and clk='1') thenif(reset='0')then count<="00000000";elsif(set='1')then count(7 downto 4)<=ainh;count(3 downto 0)<=ainl;elsif(count(7 downto 4)<"0011" ) thenif(count(7 downto 4)="0010" and count(3 downto 0)="0011") thencount<="00000000";elsif(count(3 downto 0)="1001") thencount(3 downto 0)<="0000";count(7 downto 4)<=count(7 downto 4)+1;else count(3 downto 0)<=count(3 downto 0)+1;end if;end if;end if;--end if;end process;aout<=count;end art3;（二）系统整体程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity clock isport(clk,b1,clks: in std_logic;reset: in std_logic;setmin,sethour: in std_logic;minutell,minutehh,hourll,hourhh,b2:instd_logic_vector(3 downto 0);secondl,secondh:out std_logic_vector(3 downto 0);--second0,second2:out std_logic_vector(6 downto 0);minutel,minuteh:out std_logic_vector(3 downto 0);--minute0,minute2:out std_logic_vector(6 downto 0);hourl,hourh:out std_logic_vector(3 downto 0); --hour0,hour2,dout:out std_logic_vector(6 downto 0);dout:out std_logic_vector(6 downto 0);s:out std_logic_vector(2 downto 0); singing,light: out std_logic);end clock;architecture art of clock iscomponent counter10 isport(clk,reset,set: in std_logic;ain:in std_logic_vector(3 downto 0);aout:out std_logic_vector(3 downto 0);co:out std_logic);end component;component counter6 isport(clk,reset,set: in std_logic;ain:in std_logic_vector(3 downto 0);aout:out std_logic_vector(3 downto 0);co:out std_logic);end component;component counter24 isport(clk,reset,set: in std_logic;ainh,ainl:std_logic_vector(3 downto 0);aout:out std_logic_vector(7 downto 0));end component;component led7 isport(ain: in std_logic_vector(3 downto 0);aout:out std_logic_vector(6 downto 0));end component;signal cs0,cs1,cm0,cm1:std_logic;signals0,s1,m0,m1,h0,h1,cout:std_logic_vector(3 downto 0);signal h:std_logic_vector(7 downto 0);signal count:std_logic_vector(2 downto 0);beginh0<=h(3 downto 0);h1<=h(7 downto 4);u1:counter10 port map(clk=>clk,reset=>reset,set=>b1,ain=>b2,aou t=>s0,co=>cs0);u2:counter6 port map(clk=>cs0,reset=>reset,set=>b1,ain=>b2,aout=>s1,co=>cs1);u3:counter10portmap(clk=>cs1,reset=>reset,set=>setmin,ain=>mi nutell,aout=>m0,co=>cm0);u4:counter6portmap(clk=>cm0,reset=>reset,set=>setmin,ain=> minutehh,aout=>m1,co=>cm1);u5:counter24portmap(clk=>cm1,reset=>reset,set=>sethour,ainl=> hourll,ainh=>hourhh,aout=>h);u6:led7 port map(ain=>cout,aout=>dout);secondl<=s0;secondh<=s1;minutel<=m0;minute h<=m1;hourl<=h0;hourh<=h1;process(m1,m0,s1,s0)beginif(m1="0101" and m0="1001" and s1="0101" and s0="1001") thensinging<='1';light<='1';else singing<='0';light<='0';end if;end process;process(clks)beginif(clks'event and clks='1') thenif (count="101") thencount<="000";else count<=count+1;end if;s<=count;CASE count ISwhen"000"=> cout<=s0;when"001"=> cout<=s1;when"010"=>cout<=m0;s<="010";when"011"=> cout<=m1 ;when"100"=> cout<=h0;when"101"=> cout<=h1;when others=> cout<="0000";end case;end if;end process;end art;三、调试过程(一)仿真波形1、6进制程序仿真波形2、10进制程仿真波形3、24进制程序仿真波形4、系统程序仿真波形（二）分析问题1:u6:led7 port map(ain=>secondl,aout=>second0);u7:led7 port map(ain=>secondh,aout=>second1);u8:led7 port map(ain=>minutel,aout=>minute0);u9:led7 port map(ain=>minuteh,aout=>minute1);u10:led7 port map(ain=>hourl,aout=>hour0);u11:led7 port map(ain=>hourh,aout=>hour1);问题分析：元件例化是并行语句，按此段代码LDE并行显示，每一个数码管都需要八个端口，这样就需要八排插口，而试验箱只有一排端口。
EDA课程设计报告
课程设计报告（理工类）课程名称： EDA技术专业班级：电子信息工程101 学生学号：学生姓名：所属院部：指导教师：20 11 ——20 12 学年第 2 学期设计项目名称：数字秒表设计实验地点：同组学生姓名：设计成绩：批改教师：批改时间：1.课程设计目的2.课程设计的基本要求3.课程设计类型二、仪器和设备三、设计过程1.设计内容和要求2.设计方法和开发步骤3.设计思路4.设计难点四、设计结果与分析1.思路问题以及测试结果失败分析2.程序简要说明1.课程设计目的1）根据设计要求，完成对数字秒表的设计。
2）进一步加强对MaxplusⅡ软件的应用和对VHDL语言的使用。
2.课程设计的基本要求1)提供的时钟信号频率为100Hz，实现计数从0.01s到0.1s,再到1s，10s,1min,10min,1h。
3.课程设计类型1)综合应用设计二、仪器和设备1.计算机，1台三、设计过程1.设计内容和要求1）用MaxplusⅡ软件编程实现六进制计数器、十进制计数器、分频器（3MHz——100MHz）模块。
2）编译各个模块，连接各模块，最终实现一小时的秒表计数功能。
2.设计方法和开发步骤1）编程实现十进制计数器十进制计数器源代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity cnt10 isport(clk: in std_logic;clr: in std_logic;ena: in std_logic;cq: out integer range 0 to 15;carry_out: out std_logic);end entity cnt10;architecture art of cnt10 issignal cqi: integer range 0 to 15; beginprocess(clk,clr,ena)isbeginif clr='1'then cqi<=0;elsif clk'event and clk='1'then if ena='1'thenif cqi<9 then cqi<=cqi+1; else cqi<=0;end if;end if;end if;end process;process(cqi)isbeginif cqi=9 then carry_out<='1';else carry_out<='0';end if;end process;cq<=cqi;end architecture art;2）编程实现六进制计数器六进制计数器源代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity cnt6 isport(clk: in std_logic;clr: in std_logic;ena: in std_logic;cq: out std_logic_vector(3 downto 0);carry_out: out std_logic);end entity cnt6;architecture art of cnt6 issignal cqi: std_logic_vector(3 downto 0);beginprocess(clk,clr,ena)isbeginif clr='1'then cqi<="0000";elsif clk'event and clk='1'thenif ena='1'thenif cqi="0101"then cqi<="0000";else cqi<=cqi+'1';end if;end if;end if;end process;process(cqi)isbeginif cqi="0000"then carry_out<='1';else carry_out<='0';end if;end process;cq<=cqi;end architecture art;3）编程实现分频器模块分频器源代码（3MHz—100Hz）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity clkgen isport(clk: in std_logic;newclk: out std_logic);end entity clkgen;architecture art of clkgen issignal cnter:integer range 0 to 10#29999#; beginprocess(clk) isbeginif clk'event and clk='1' thenif cnter=29999 then cnter<=0;else cnter<=cnter+1;end if;end if;end process;process(cnter) isbeginif cnter=29999 then newclk<='1';else newclk<='0';end if;end process;end architecture art;3.设计思路因为实验硬件仿真提供3MHz的时钟信号，所以要用分频器实现3MHz 到100Hz的时钟信号的转换。
EDA课设报告
一、课程设计目的以及要求1.1、课程设计应该达到的目的：《EDA课程设计》是根据《VHDL程序设计》这门课程开设的综合设计课程，要求学生利用VHDL语言编程，基于EDA开发平台Quartus II，设计相应的数字系统，通过对系统进行编程、仿真、调试与实现，体验设计的全过程，进一步加深对所学基础知识的理解，培养学生将理论知识应用于时间的能力、学生自学与创新能力和分析解决实际问题的能力。
1.2、课程设计的要求：多路彩灯控制器通过对应的开关按钮，能够控制个多个彩灯的输出状态，组合多种变换的灯光闪烁，它被广泛应用到节目庆典、剧场灯光、橱窗装饰中。
设计要求设计一个完整的16路彩灯控制器。
具体要求：设计一个多路彩灯控制器，能循环变化花型，可清零，可选择花型变化节奏。
彩灯控制器有16路发光二极管构成，当控制器开关打开时，能够在6种不同的彩灯花型之间进行循环变化。
要求控制具备复位清零功能，一旦复位信号有效，不论控制器花型变化处于何种状态，都会无条件即刻清零，恢复到初始状态。
设置节拍选择按钮。
按下此按钮，多路彩灯控制器的花型4变化的节奏减缓；放开此按钮，则变换节奏相对加快。
二、8路彩灯控制器的实现2.1、功能描述在电路中以 1 代表灯亮,以 0 代表灯灭,由 0,1按不同的规律组合代表不同的灯光图案,同时使其选择不同的频率,从而实现多种图案多种频率的花样功能显示。
在该电路中只需简单的修改程序就可以灵活地调整彩灯图案和变化方式。
下面就以一个十六路彩灯控制系统的实现为例进行简单说明。
此十六路彩灯控制系统设定有六种花样变化 ,这六种花样可以进行自动切换 ,并且每种花样可以选择不同的频率。
2.2、设计原理用VHDL进行设计 ,首先应该了解 ,VHDL语言一种全方位硬件描述语言 ,包括系统行为级 ,寄存传输级和逻辑门级多个设计层次。
应充分利用DL “自顶向下”的设计优点以及层次化的设计概层次概念对于设计复杂的数字系统是非常有用它使得人们可以从简单的单元入手 ,逐渐构成庞大而复杂的系统。
EDA技术及应用课程设计报告
《EDA技术及应用课程设计》报告系别：专业班级：学生姓名：指导教师：（课程设计时间：年月日——年月日）。
校秒表是人们日常生活中常用的测时仪器，它能够简单的完成计时、清零等功能，从一年一度的校际运动会到NBA、世界杯、奥运会，都能看到秒表的身影。
1.系统设计要求学习使用EDA集成设计软件MaxplusⅡ设计一个计时范围为0.01秒～1小时的数字秒表，能够精确反映计时时间，并完成复位、计时功能。
秒表计时的最大范围为1小时，精度为0.01秒。
秒表可得到计时时间的分、秒、0.1秒等度量，且各度量单位间可正确进位。
当复位清零有效时，秒表清零并做好计时准备。
任何情况下，只要按下复位开关，秒表都要无条件的进行复位操作，即使在计时过程中也要无条件的清零。
了解全过程中VHDL程序的基本结构，掌握使用ＥＤＡ工具设计数字系统的设计思路和设计方法。
学习VHDL基本逻辑电路的综合设计应用。
根据电路持点，用层次设计概念。
将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口，同时加深层次化设计概念；考虑软件的元件管理深层含义，以及模块元件之间的连接概念，对于不同目录下的同一设计，如何熔合等问题。
2.系统设计方案根据上述设计要求，可以预先设计若干个不同进制的计数器单元模块，然后将其进行例化组合来得到数字秒表系统。
要满足数字秒表的精度，首先要获得精确的计时基准信号，这里的系统精度要求为0.01秒，因此必须设置周期为0.01秒的时钟脉冲。
1/100秒、秒、分等计时单位之间的进位转换可以通过不同进制的计数器实现，我们分别设计十进制计数器和六进制计数器，每位计数器均能输出相应计时单位计数结果，其中，十进制计数器可以实现以0.01秒、0.1秒、1秒和1分为单位的计数，六进制计数器可以实现以10秒、10分为单位的计数，把各级计数器级联，即可同时显示百分秒、秒和分钟。
停止和启动功能可以通过计时使能信号完成。
信号有效时正常计时，否则没有脉冲输入到计数器，从而停止计时。
EDA课程设计报告
EDA课程设计报告•相关推荐EDA课程设计报告在我们平凡的日常里，报告的使用成为日常生活的常态，报告中涉及到专业性术语要解释清楚。
那么报告应该怎么写才合适呢？以下是小编为大家整理的EDA课程设计报告，希望对大家有所帮助。
EDA课程设计报告1实训任务：一、实训目的和要求：（1）熟练掌握keil c51集成开发环境的使用方法（2）熟悉keil c51集成开发环境调试功能的使用和dp？51pro。
net单片机仿真器、编程器、实验仪三合一综合开发平台的使用。
（3）利用单片机的p1口作io口，学会利用p1口作为输入和输出口。
（4）了解掌握单片机芯片的烧写方法与步骤。
（5）学会用单片机汇编语言编写程序，熟悉掌握常用指令的功能运用。
（6）掌握利用protel 99 se绘制电路原理图及pcb图。
（7）了解pcb板的制作腐蚀过程。
二、实训器材：pc机（一台）pcb板（一块）520ω电阻（八只）10k电阻（一只）led发光二极管（八只）25v 10μf电容（一只）单片机ic座（一块）at89c51单片机芯片（一块）热转印机（一台）dp？51pro。
net单片机仿真器、编程器、实验仪三合一综合开发平台（一台）三、实训步骤：（2）将流水灯程序编写完整并使用tkstudy ice调试运行。
（4）打开电源，将编写好的程序运用tkstudy ice进行全速运行，看能否实现任务要求。
（6）制板。
首先利用protel 99 se画好原理图，根据原理图绘制pcb图，然后将绘制好的pcb布线图打印出来，经热转印机转印，将整个布线图印至pcb板上，最后将印有布线图的pcb板投入装有三氯化铁溶液的容器内进行腐蚀，待pcb板上布线图外的铜全部后，将其取出，清洗干净。
（7）焊接。
将所给元器件根据原理图一一焊至pcb板相应位置。
（8）调试。
先把at89c51芯片插入ic座，再将+5v电源加到制作好的功能板电源接口上，观察功能演示的整个过程（看能否实现任务功能）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA课程设计报告
题目彩灯循环闪烁电路的仿真学院自动化
专业班级自
姓名
学号
成绩
2014年12月
1、设计目的 (3)
2、设计原理 (3)
(3)
3、单元电路的设计与仿真 (3)
3.1时钟脉冲产生电路 (3)
3.2计数器电路的设计与仿真 (5)
3.3译码和显示电路的设计 (6)
4、总体电路仿真 (7)
5、总结与收获 (9)
1、设计目的
1）彩灯能够自动循环闪烁
2）彩灯循环显示且频率快慢可调。
3）该控制电路具有8路输出。
2、设计原理
彩灯循环闪烁电路的工作原理采用555定时器连接成多谐振荡器产生频率产生连续可调的时钟脉冲信号，然后将时钟信号输出通过计数器接受。
然后，经过八进制加法计数器的计数实现循环功能。
最后，通过译码器译码实现循环灯亮。
该电路主要分为三个模块，多谢振荡器模块、八进制加法计数器电路模块、译码器与彩灯电路模块。
其结构框图如图1所示。
图1 彩灯循环闪烁电路的设计框图
3、单元电路的设计与仿真
3.1时钟脉冲产生电路
时钟脉冲产生电路由555定时器和外接元件R1、R2、R3、C1和C2构成多谐振荡器。
管脚THR与管脚TRI直接相连。
图2为，产生电路模块。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号。
利用电源通过R1、R2向C1充电，以及C1通过R2、R3向放电端DIS放电，使电路产生震荡。
输出矩形波，为计数器提供脉冲源。
其管脚2的电容充放电波形（黄色线条）和管脚3时钟脉冲输出波形（红色线条）如图3所示。
图2 时钟脉冲产生电路的仿真图
图3 管脚2、3的输出波形
3.2计数器电路的设计与仿真
本文的彩灯电路选用74LS160N-集成10进制同步加法计数器。
74LS160N具有异步清零和同步置数的功能。
为了实现8盏灯循环闪烁，电路采用异步反馈清零法获得8进制计数器。
如图4所示，当Q D Q C Q B Q A输出1000时，U4A输出一个低电平到CLR，将计数器清零，回到0000状态。
图4 8进制计数器仿真图
确认电路连接无误后，单击RUN，开始仿真。
结果如图4，通过7段数码管看到有0-7共8个有效状态。
图5即计数过程。
图5 逻辑分析输出时序波形
3.3译码和显示电路的设计
要求控制8盏灯循环闪烁，所以译码器选择具有8路输出的3-8线译码器74LS138N。
8路输出端分别连接8盏彩灯。
译码器输出低电平时，彩灯熄灭。
反之点亮。
图6 译码显示电路图
4、总体电路仿真
连接各单元电路实现整个彩灯闪烁电路系统。
总体电路仿真图如图7和8所示。
由555定时器、电阻、电容等元件构成的时钟脉冲产生电路产生的矩形波为计数电路提供脉冲源。
计数器电路通过反馈得到8进制加法计数器，实现对其脉冲进行加法计数。
经过译码器实现彩灯的循环闪烁状态。
图7 彩灯循环闪烁电路仿真图
图8 彩灯循环闪烁电路仿真图
5、总结与收获
本文设计的彩灯循环闪烁电路，将555定时器、加法计数器以及译码器等单元电路有机的结合起来构成总电路。
并通过Multisim软件对其仿真测试。
使电子电路的设计、性能参数的仿真等繁琐的任务变得轻而易举。
更重要的是将所学的理论知识与实际相结合，提高了解决实际问题的能力。