(完整版)数字电子技术基础模拟试题及答案完整
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = (011110.01 ) 2 = (1e ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：高平、地平和高阻。
4 . 主从型JK触发器的特性方程= jq `+k~q。
5 . 用4个触发器可以存储4位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为16条、数据线为8条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（c）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（d）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（d）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（c）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（d）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（8）个数据信号输出。
数字电子技术模拟试题及答案
《数字电子技术》模拟试题 20分）一、填空题（每题2分，共 1511、十六进制数97 。
，对应的十进制数为 0 时，输出为2”描述的是与运算的规则。
、“至少有一个输入为 0 变量逻辑函数有16个最小项。
、 4 3 运算。
非和 4、基本逻辑运算有: 与、或加器。
半 5、两二进制数相加时，不考虑低位的进位信号是电平。
高 6、TTL器件输入脚悬空相当于输入线、地址线和控制线。
数据 7、RAM的三组信号线包括：位。
最高8、采用四位比较器对两个四位数比较时，先比较15分）二、单项选择题（每个3分，共的国标逻辑符号中是异或门。
B 1、图1图1C 。
2、下列逻辑函数表达式中可能存在竞争冒险的是B)(B?(A?C)F? B A )B?C)(?(A?BFF?(A?B)(B?C)F?(A?B)(B?C) D C3、下面逻辑式中，不正确的是_ A___。
ABC?A?B?C B. A. A??ABA D. C. AA??B)A(BAAB?4、时序逻辑电路中必须有___B___。
A. 输入逻辑变量B. 时钟信号C. 计数器D. 编码器5、有S1，S2两个状态，条件 B 可以确定S1和S2不等价。
A. 输出相同次态不同D. 次态相同C. 输出不同B.10分）三、简答题（共A??B左边＝（A?）（A?B）（?1A?A?B）?解：分） 1、（证明：4B?BA?A?A12、某逻辑函数的真值表如表所示，画出卡诺图。
（6分）某逻辑函数的真值表 1 表F B A C0 0 0 01 1 0 01 0 1 0X 1 1 0X 0 0 10 0 1 11 1 0 1X1 11分）四、分析题（20Z图2分析图2所示电路的逻辑功能。
1）列出其时钟方程：（2分） CP1＝CP↑；CP0＝CP↑。
2）列出其驱动方程：（4分）Q1；K0＝＝1 ；J0。
Q0J1＝；K1＝1?Q?Q1或XX3）列出其输出方程：（1分）Z＝XQ1Q0n?1n?1?QQ1Q0Q?Q1?Q0?XQ1或Q1?Q0?XQ1Q04）求次态方程：4（分）；10分）9）作状态表及状态图（5．五、波形题（10分）出图如3所示，试画的，入已知输信号XY，Z波形的波形。
完整word版数字电子技术基础练习题及参考答案word文档良心出品
第一章数字电路基础第一部分基础知识一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C. 余三码D. 格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）B.（127）C.（FF）D.（255）1016 10 106．与十进制数（53.5）等值的数或代码为。
10 A.(0101 0011.0101) B.(35.8) C.(110101.1) D.(65.4)8 8421BCD1627．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期：数为)等值的7.与八进制数(438．8 B.(27.6) C.(27.011)3 ) D. (100111.11).A. (1001112162169. 常用的BCD码有。
码三 D.余421码格 B.雷码 C.8偶A.奇校验码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）比十进制数（18）小。
（）108）（。
1为应值上位验校的码验校奇1248在，时5数制进十送传当．6．7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t / T，则周期T越大占空比q越小。
（）w9．十进制数（9）比十六进制数（9）小。
数字电子技术模拟试题及答案
数字电子技术模拟试题一、填空题 每题2分,共20分1、十六进制数97,对应的十进制数为 1 。
2、“至少有一个输入为0时,输出为 2 ”描述的是与运算的规则。
3、 3 变量逻辑函数有16个最小项。
4、基本逻辑运算有: 4 、 5 和 6 运算。
5、两二进制数相加时,不考虑低位的进位信号是 7 加器。
6、TTL 器件输入脚悬空相当于输入 8 电平。
7、RAM 的三组信号线包括： 9 线、地址线和控制线。
8、采用四位比较器对两个四位数比较时,先比较 10 位。
二、单项选择题 每个3分,共15分1、图1的国标逻辑符号中 11 是异或门。
图12、下列逻辑函数表达式中可能存在竞争冒险的是 12 。
A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++=3、下面逻辑式中,不正确的是_ 13 ____。
A.C B A ABC ⋅⋅=B. A AB A +=C. ()A A B A +=D. AB BA =4、时序逻辑电路中必须有___ 14 ___。
A. 输入逻辑变量 B. 时钟信号C. 计数器D. 编码器5、有S1,S2两个状态,条件 15 可以确定S1和S2不等价。
A. 输出相同B. 输出不同C. 次态相同D. 次态不同三、简答题 共10分1、证明：B A B A A +=+ 4分2、某逻辑函数的真值表如表1所示,画出卡诺图。
6分 表1 某逻辑函数的真值表A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 111X四、分析题 20分图2分析图2所示电路的逻辑功能。
1 列出其时钟方程： 2分 CP1＝ ；CP0＝ 。
2 列出其驱动方程： 4分J1＝ ；K1＝ ；J0＝ ；K0＝ 。
3 列出其输出方程： 1分 Z ＝4 求次态方程： 4分 =+11n Q ；=+10n Q5 作状态表及状态图 9分 五、波形题 10分已知输入信号X,Y,Z 的波形如图3所示,试画出Z Y X YZ X Z Y X XYZ F ⋅++⋅+=的波形。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
大学课程《数字电子技术》模拟试卷及答案
大学课程《数字电子技术》模拟试卷及答案一、填空题（共19分，每空1分）1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其d R和d S端应接电平。
6．单稳态触发器有两个工作状态和，其中是暂时的。
7．一般ADC的转换过程由、、和4个步骤来完成。
8．存储器的存储容量是指。
某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是。
一、判断题（共16分，每题2分）1．TTL或非门多余输入端可以接高电平。
（）2．寄存器属于组合逻辑电路。
（）3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。
（）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。
（）5．PLA的与阵列和或阵列均可编程。
（）6．八路数据分配器的地址输入（选择控制）端有8个。
（ ）7．关门电平U OFF 是允许的最大输入高电平。
（ ）8．最常见的单片集成DAC 属于倒T 型电阻网络DAC 。
（ ）二、 选择题（共16分，每题2分）1．离散的，不连续的信号，称为（ ）。
A ．模拟信号 B.数字信号2．组合逻辑电路通常由（ ）组合而成。
A ．门电路 B.触发器 C.计数器3．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B.010 C.000 D.1014．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.85．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ）。
A ．4:6 B.1:10 C.4:10 D.2:46．常用的数字万用表中的A/D 转换器是（ ）。
A ．逐次逼近型ADC B.双积分ADC C.并联比较型ADC7．ROM 属于（ ）。
(完整word版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基础》 课试卷 试卷类型： A 卷题号 一 二 三 四 五 六 七 八 九总成绩得分一、 单项选择题（每小题2分，共24分）1、8421BCD 码01101001.01110001转换为十进制数是：（ ）A ：78.16B ：24.25C ：69.71D ：54.562、最简与或式的标准是：（ ）A ：表达式中乘积项最多，且每个乘积项的变量个数最多B ：表达式中乘积项最少，且每个乘积项的变量个数最多C ：表达式中乘积项最少，且每个乘积项的变量个数最少D ：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量C ：消去3个表现形式不同的变量，保留相同变量 表1D ：消去4个表现形式不同的变量，保留相同变量4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕CB ：AB + BCC ：AB + BCD ：ABC （A+B+C ）5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7）C ：F(A,B,C)=∑m （0，2，3，4）D ：F(A,B,C)=∑m （2，4，6，7）6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。
A ：32B ： 10C ：5D ： 67、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ）A ：11111101B ：10111111C ：11110111D ：111111118、要实现n1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1A B C F 0 0 0 0 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 0 1 1 0 01 1 1 19、能够实现线与功能的是：（ ） A ： TTL 与非门 B ：集电极开路门 C ：三态逻辑门 D ： CMOS 逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过（ ）可转换为4位并行数据输出。
(完整版)数字电子技术基础试题及答案3
3《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q K1=1； J 2
n 1
Q J Q Q K2
n；
1
3
nn 12
K
3
Qn 1
Qn 2
Y
Q3n ；Q1n1
Qn 1
Q Q Q Q Q Q Q n1
2
nn
nn
n
n
12
12
1
2
Q Q Q Q Q Q Q n1
nnn
nnn
3
1 23
1 23
（2）（4 分）
复位：
RD
Qn Qn 32
（5 分）
密
5． × 6． √ 7． × 8． √ 9． ×
d2 d3
c．“1101” d．“0000”
10
0
↑
×
8．下列描述不正确的是（ ）
×××
a．EEPROM 具有数据长期保存的功能且比1 E0PROM 在1数据改写↑上更方×便
b．DAC 的含义是数-模转换、ADC 的含义×是×模×数转换
c．积分型单稳触发器电路只有一个状态 1 1
× × ××
d．上面描述至少有一个不正确
1”，LD =0 并保持，请画出在两个 CP↑作用下的状态转换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门电
路）
学号
年级、 班
（1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图
该电路具有什么逻辑功能并说明能否自启动
4．请用 555 定时器实现一个单稳态触发电路（暂态时间为 1S）， 555 定时器功能表及引脚图如下：
姓名
学号
三（本大题 2 小题每小题 4 分共 8 分） 1 结果正确 1 分，步骤正确 3 分，参考结果如下：
UI=5V，UO≈0.3V UI=0.3V，UO≈5V
2 结果正确 1 分，步骤正确 3 分，参考结果如下：UO=3V 四（本大题 2 小题每小题 12 分共 24 分）
1．（1）Y Y2Y3Y4 AABC • B ABC • C ABC（4 分）
a． Y=A
b．Y=B
c．Y B A
d．Y=1
2．已知 A=（10．44）10（下标表示进制），下列结果正确的是（ ）
a． A=（1010．1）2
b．A=（0A．8）16
LD CT U / D CP D0 D1 D2 D3 Q0 Q1 Q2 Q3
0× ×
×
d0d1
a．“1100” b．“1011”
A1=B、A0=C，则
1101 1111
Y m3 m5 m6 m7 m3 m5 m6 m7
（3）画出电路如下
年级、 班
专业
（2）真值表见右表，利用摩根定理变换过程如下（5 分）：
Y AABC• BABC• C ABC
AABC BABC C ABC
线
ABC BAC C AB
A(B C ) B( A C ) C( A B )
2．请用卡诺图化简下面的逻辑函数
Y （A B）C D ABC A CD 给定约束条件为：AB+CD=0
3． 74LS161 逻辑符号及功能表如下 74LS161 功能表
2．分析下面的电路并回答问题（触发器为 TTL 系列）（分析时请考虑异步复位信号的作用）
CR LD CTP CTT CP D0 D1 D2 D3 0 × × × × ××××
Q0 Q1 Q2 Q3 0000
1 0 × × ↑ d0d1 d2 d3 d0 d1 d2 d3 1 1 1 1 ↑ ×××× 正常计数
封
1 1 × 0 × ×××× 保持（但 C=0）
1 1 0 1 × ×××× 保持
（1）若 161 当前状态 Q3 Q2 Q1Q0 为 0111，D0 D1 D2 D3 为“全
入最大时输出近似为 16V，请求当 8 位二进制输入数码用 16 进制表示为 30H 时的模拟信号输出 电压 UO
四．分析题（24 分）
五．应用题（43 分）
1．请用 74LS138 设计一个三变量的多数表决电路。具体要求如下： （1）输入变量 A、B、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平 74LS138 的逻辑功能及引脚图如下：
AB AC BC 仿真波形如下
2．Y B AD AC
3．（1）0111→1111→1111
（2）电路如右 4． 电路如右，参考参数如下：
R=230k C=4uF
系名
9． DRAM 需要定期刷新，因此，在微型计算机中不如 SRAM 应用广泛（ ）
线
c．异步时序电路的响应速度要比同步时序电路的响应速度慢 d．主从 JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿 Jk 触发器），触发器当前状态 Q3 Q2 Q1 为“100”，请问在时钟作 用下，触发器下一状态（Q3 Q2 Q1）为（ ）
姓名
7．电路如下图，已知电路的当前状态 Q3 Q2 Q1 Q0 为“1100”，74LS191 具有异步置数的逻辑功 命
A
能，请问在时钟作用下，电路的下一状态（Q3 Q2 Q1 Q0）为（ ）
题 人
B
：
74LS191 功能表
题号 一
二 三四五六 七
八九
十 总分
得分
密 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16 分） 1．已知Y AB B AB A ，下列结果正确的是（ ）
1．TTL 输出端为低电平时带拉电流的能力为 5mA（ ）
命
2．TTL、CMOS 门中未使用的输入端均可悬空（ ）
题
3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果 时
关系称为与运算。（）
间
4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） ：
题号 一
二 三四五六 七
八九
十 总分 否则，输出 Y 为“0”。该电路又称为三变量不一致电路。
得分
一． （本大题 8 小题每小题 2 分共 16 分） 1D 2D 3A 4C 5A 6C 7D 8C
二．（本大题 9 小题每小题 1 分共 9 分） 1． × 2． × 3． × 4． √
2．（1） J1=1
d．集电极开路的门称为 OC 门
4．以下错误的是（ ）
a．数字比较器可以比较数字大小
b． 半加器可实现两个一位二进制数相加
c．编码器可分为普通全加器和优先编码器
d．上面描述至少有一个不正确
5．下列描述不正确的是（ ）
a．触发器具有两种状态，当 Q=1 时触发器处于 1 态
b．时序电路必然存在状态循环
三．计算题（8 分） 1、在如图所示电路中，Ucc=5V，UBB=9V，R1=5.1kΩ， R2=15kΩ，Rc=1kΩ，β=40，请计算 UI
分别为 5V，0.3V 时输出 UO 的大小？。
学号
年级、 班
专业
系名
a．“101” b．“100” c．“011” d．“000”
姓名
2．已知一个 8 位权电阻 DAC 系统的参考电源 UREF= -16V，转换比例系数 2RF 为 1。当输 R
真值表
ABCY
封
0000
0011
0101
0111
1001
1011
1101
1110
（3）可以自启动的六进制加法计数器（3 分）
真值表
ABCY
0000
五．应用题（43 分）
0010
1．（1）逻辑抽象，求出真值表，有： （2）变换
0100 0111 1000
令 74LS1383 线-8 线译码器的地址端分别为 A2=A、 1 0 1 1
74LS138 译码器真值表
S T S1 S 2 A2A1A0 输 出
1．分析下面的电路并回答问题
0× ×1
××× 全 1 ××× 全 1
10
000
Y0 0 ，其
余为 1
密
（1）写出 Y1、Y3、Y 的输出表达式 （2）列出输出 Y 的真值表 （3）说明电路的逻辑功能
10
mi
Yi mi ，其
余为 1
××
d0 d1 d2 d3 加法计数 减法计数 保持
审 题 人
：
c． A=（12．4）8 3．下列说法不正确的是（ ）
d．A=（20．21）5
二．判断题（9 分）
a．当高电平表示逻辑 0、低电平表示逻辑 1 时称为正逻辑
b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
封
c．OC 门输出端直接连接可以实现正逻辑的线与运算
5．设计一个 3 进制计数器可用 2 个触发器实现（ ）
6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模
值 n 的计数器。所以又称为移存型计数器（ ）
7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ）
8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ）
555 定时器的功能表
专业
பைடு நூலகம்
线
UI1
UI2
RD
输出 UO TD 状态
××
0
2 > 3 U CC
>
1 3
U
CC
1
>
2 3
U
CC
<
1 3
U
CC
1
2 < 3 U CC
>
1 3
U
CC
1
2 < 3 U CC
<
1 3