第四章 存储器解析
10 ns
CPU
20 ns
缓存
200 ns
主存
ms
辅存
（速度） 缓存 主存
由硬件来实现
（容量） 主存 辅存
由硬件和操作系统来实现
4.2 主存储器
一、概述
1. 主存的基本组成
… …
读
存储体
写 电
路
…
驱动器
…
பைடு நூலகம்译码器
…
MAR
控制电路
读
写
地址总线
数据总线 MDR
2. 主存和 CPU 的联系
MDR
CPU
MAR
地
译
存
读
数
… …
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
片选线 CS CE
读/写控制线
WE （低电平写 高电平读） OE （允许读） WE（允许写）
存储芯片片选线的作用
用 16K × 1位 的存储芯片组成 64K × 8位 的存储器
32片
8片
8片
8片
16K × 1位 16K × 1位 16K × 1
位
8片
16K × 1位
当地址为 65 535 时，此 8 片的片选有效
三、随机存取存储器 ( RAM )
RAM存储单元：是存储器的最基本存储细胞，它可以 存放1位二值数据。根据存储信息的机理不同，分为 SRAM和DRAM
1、地址总线用 表示。
表示，数据总线用 表示，控制总线用
2、位于集成电路内部的总线被称为
总线。
3、总线总裁的方法有
和
。
4、总线上完成一次数据传输一般要经历
阶段、
阶段和
阶段。
阶段、
5、衡量总线性能的重要指标是______，它定义为总线本身所能 达到的最高______。
6、总线带宽是指总线上每秒传输的 ，用 为单位。
7、如果总线的频率为88MHz，总线的位宽为8位，则总线的带 宽应为 。
1、MB/s的含义是（ ）
A、总线上每秒传输的最大数据量 节量
C、总线上每秒传输的二进制位数 位数
B、总线上每秒传输的最大字 D、总线上每秒传输的十进制
2、不同信号在同一条信号线上分时传输的方式称为 ( )
A. 总线复用方式
B. 并串行传输方式
PROM
（ROM）
MOS型ROM 可编程ROM EPROM
Read Only Memory
E2PROM FLASH
1. 半导体存储芯片的基本结构
地
译
存
读
数
… …
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
10
4
1K×4位
14
1
16K×1位
13
8
8K×8位
1. 半导体存储芯片的基本结构
• 顺序存取存储器 磁带 • 直接存取存储器 磁盘
3. 按在计算机中的作用分类
主存储器
存 储 高速缓冲存储器（Cache） 器
辅助存储器 磁盘、磁带、光盘
二、存储器的层次结构
1. 存储器三个主要特性的关系
速度 容量 价格／位
快小高
CPU
寄存器
CPU 主 机
缓存
主存
磁盘 光盘 磁带
辅 存
慢大低
2. 缓存 主存层次和主存 辅存层次
B.独立请求方式
C.计数器定时查询方式
D.以上三种方式
第４章 存 储 器
存储4.器1存的放概用程途述序：和数据。 存储4.器2的主要求存：储器
4.3高速高度速、大缓容量冲、存低价储格。器Cache
存储系统：
4.4由几辅个容助量存、速储度和器价格不同的存储器组成
的。
4.1 概 述
一、存储器分类
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
2. 按存取方式分类
(1) 存取时间与物理地址无关（随机访问）
• 随机存储器RAM：SRAM、DRAM • 只读存储器ROM
(2) 存取时间与物理地址有关（串行访问）
(3) 存储器的带宽 总线带宽：MB/s
单位时间里存储器所存取的信息量，通常以位/秒
二、半导体存储芯片简介
Random Access Memory
高速缓冲存储器 cache
静态RAM（SRAM）
半 随机存取存储器
导
RAM
动态RAM（DRAM） 主存
体
存 储
二极管ROM 固定（掩模）ROM
器 只读存储器 双极型ROM
C. 并行传输方式
D. 串行传输方式
3、在计数器定时查询方式下，若计数从 0 开始，则 ( )
A. 设备号大的优先权高
B. 设备号小的优先权高
C. 每个设备使用总线的机会相等
D. 以上都不对
5、总线中地址线的用处是（ ）
A、选择主存单元地址 B 、选择进行信息传输的设备
C、选择外存地址 的选择地址
D、指定主存单元和I/O设备接口电路
6、同步通信之所以比异步通信具有较高的传输频率,是因为同步 通信____。
A.不需要应答信号；
B.总线长度较短；
C.用一个公共时钟信号进行同步； D.各部件存取时间比较接近。
7、在集中式总线仲裁中，____方式响应时间最快，____方式对 电路故障最敏感。
A.菊花链方式
数据总线 读 写
地址总线
主存
3. 主存中存储单元地址的分配
字存储单元：存放一个机器字的存储单元，相应的单元地址叫字 地址。 字节存储单元：存放一个字节的单元，相应的地址称为字节地址。
高位字节 地址为字地址
低位字节 地址为字地址
字地址
00 44 88
字节地址
123 567 9 10 11
字地址 字节地址
0 10 2 32 4 54
设地址线 24 根 若字长为 16 位 若字长为 32 位
按 字节 寻址 224 = 16 M 按 字 寻址 8 M 按 字 寻址 4 M
4. 主存的技术指标
(1) 存储容量 主存 存放二进制代码的总位数
存储器的容量 = 存储单元的个数×存储字长
(2) 存储速度
➢存取时间：指一次读操作命令发出到该操作完成，将数 据读出到数据总线上所经历的时间。 ➢存储周期：指连续启动两次读操作所需间隔的最小时间。 通常，存储周期略大于存取时间，其时间单位为ns。
计算机组成原理(罗克露)第4章存储器解析
为芯片分配哪几位地址， 由哪几位地址形
以便寻找片内的存储单 成芯片选择逻辑，
元
以便寻找芯片
存储空间分配：
4KB存储器在16位地址空间（64KB）中占据
任意连续区间。
任意值 片选 芯片地址
A15…A12A11A10A9……A0
0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 0 1 1 …… 1 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 1 1 1 …… 1
Z
W、 W：位线，完成读/写操作
（2）定义
“0”：T1导通，T2截止；
“1”：T1截止，T2导通。
（3）工作
Z：加高电平，T5、T6 导通，选中该单元。 写入：在W、W上分别加 高、低电平，写1/0。
W T5 T3 T1
Vcc
W
T4 T6
T2
读出：根据W、W上有无
电流，读1/0。
（4）保持
Z
Z：加低电平，T5、T6截止，该单元未选中，保持原状态。
按行读。 刷新一行所用的时间
刷新周期（存取周期）
刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。
CPU访存：由CPU提供行、列地址，
对主存的访问
随机访问。
动态芯片刷新：由刷新地址计数器
提供行地址，定时刷新。
4.刷新周期的安排方式
（1）集中刷新
2ms内集中安排所有刷新周期。
R/W R/W
刷新 刷新
第四章 存储子系统
本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具
有一定容量的存储器？
第一节 概述
存储器的分类情况
存储器的工作原理
存储器的工作原理1、存储器构造存储器就是用来存放数据的地方。
它是利用电平的高低来存放数据的，也就是说，它存放的实际上是电平的高、低，而不是我们所习惯认为的1234这样的数字，这样，我们的一个谜团就解开了，计算机也没什么神秘的吗。
图2图3让我们看图2。
这是一个存储器的示意图：一个存储器就像一个个的小抽屉，一个小抽屉里有八个小格子，每个小格子就是用来存放“电荷”的，电荷通过与它相连的电线传进来或释放掉，至于电荷在小格子里是怎样存的，就不用我们操心了，你可以把电线想象成水管，小格子里的电荷就像是水，那就好理解了。
存储器中的每个小抽屉就是一个放数据的地方，我们称之为一个“单元”。
有了这么一个构造，我们就可以开始存放数据了，想要放进一个数据12，也就是00001100，我们只要把第二号和第三号小格子里存满电荷，而其它小格子里的电荷给放掉就行了（看图3）。
可是问题出来了，看图2，一个存储器有好多单元，线是并联的，在放入电荷的时候，会将电荷放入所有的单元中，而释放电荷的时候，会把每个单元中的电荷都放掉，这样的话，不管存储器有多少个单元，都只能放同一个数，这当然不是我们所希望的，因此，要在结构上稍作变化，看图2，在每个单元上有个控制线，我想要把数据放进哪个单元，就给一个信号这个单元的控制线，这个控制线就把开关打开，这样电荷就可以自由流动了，而其它单元控制线上没有信号，所以开关不打开，不会受到影响，这样，只要控制不同单元的控制线，就可以向各单元写入不同的数据了，同样，如果要某个单元中取数据，也只要打开相应的控制开关就行了。
2、存储器译码那么，我们怎样来控制各个单元的控制线呢？这个还不简单，把每个单元的控制线都引到集成电路的外面不就行了吗？事情可没那么简单，一片27512存储器中有65536个单元，把每根线都引出来，这个集成电路就得有6万多个脚？不行，怎么办？要想法减少线的数量。
我们有一种方法称这为译码，简单介绍一下：一根线可以代表2种状态，2根线可以代表4种状态，3根线可以代表几种，256种状态又需要几根线代表？8种，8根线，所以65536种状态我们只需要16根线就可以代表了。
计算机操作系统第四章-存储器管理
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中，存储器是信息处理的来源与归宿，占据重要位置。
但是，在现有技术条件下，任何一种存储装置，都无法从速度、容量、是否需要电源维持等多方面，同时满足用户的需求。
实际上它们组成了一个速度由快到慢，容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache：少量的、非常快速、昂贵、需要电源维持、CPU可直接访问；•内存RAM：若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问；•磁盘高速缓存：存在于主存中；•磁盘：数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问；由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户；提高主存储器的使用效率，使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器，这两类资源管理的区别)2、存储管理的主要功能：•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址，虚地址)：用户源程序经过编译/汇编、链接后，程序内每条指令、每个数据等信息，都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址，实地址)：是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间，它是从0开始的、是一维的；●将用户程序被装进内存，一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时，通常每个信息的逻辑地址和它的物理地址是不一致的，需要把逻辑地址转换为对应的物理地址----地址映射；地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点：简单，不需要硬件支持；•缺点：一个作业必须占据连续的存储空间；装入内存的作业一般不再移动；不能实现虚拟存储。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理 第 4 章 存储器系统(修改版)
磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同，可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器，它是通过 能量高度集中的激光束照在基体表面引 起物理的或化学的变化，记忆二进制信 息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1．按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存 放当前运行的程序和数据。主存储器设在 主机内部，所以又称内存储器。简称内存 或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器， 用于存放当前不参加运行的程序和数据。 当需要运行程序和数据时，将它们成批 调入内存供CPU使用。CPU不能直接访问 辅助存储器。 • 辅助存储器属于外部设备，所以又称为 外存储器，简称外存或辅存。
写操作（存操作） 地址 （MAR） AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令 （Read）
MEM
存储单 元内容 （M）
DB
MEM
CB 写命令 MEM （Write） DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式：数据传送在固定的时间间隔内 完成，即在一个存取周期内完成。 • 异步控制方式：数据传送的时间不固定，存储 器在完成读/写操作后，需向CPU回送“存储器 功能完成”信号（MFC），表示一次数据传送完 成。 • 目前多数计算机采用同步方式控制CPU与主存之 间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信 息交换，所以多用于CPU与外设的数据传送中。
第4章存储器讲解解析
15. 设CPU共有16根地址线，8根数据线，并用MREQ（低 电平有效）作访存控制信号，R/W作读/写命令信号（高电平 为读，低电平为写）。现有这些存储芯片： ROM（2K×8位，4K×4位，8K×8位）， RAM（1K×4位，2K×8位，4K×8位）， 及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的 连接图。要求如下： （1）最小4K地址为系统程序区，4096~16383地址范围为 用户程序区；（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
由于存储器单 体的存取周期为T， 而CPU的总线访存 周期为（1/8）T， 故体内逻辑要支持 单体的独立工作速 率。因此在SRAM 芯片的外围加了地 址、数据的输入/输 出缓冲装置，以及 控制信号的扩展装 置。
-RD
A15~3
-OE A12~0
-WE
D7~0
8KB SRAM
D7~0 -CE
片选信号扩展
……
3片4K×8位
……
……
A15=1
65535
（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片；
（3）CPU和存储器连接逻辑图及片选逻辑：
+5V
MREQ A15 A14 A13 A12
C B A
G2A
Y0
G2B 74138（3：8）
Y1
G1
Y2 Y3
CPU
A11~0
CS0 4K× 4 ROM 4K× 4 ROM
8KB 1体
A12~0 -Y1
8KB 2体
A12~0 -Y2
8KB 7体
…
……
A12~0 -Y7
存储器的工作原理
存储器的工作原理引言：存储器是计算机系统中的重要组成部分，它用于存储和检索数据。
了解存储器的工作原理对于理解计算机的运作方式至关重要。
本文将详细介绍存储器的工作原理，包括存储器的类型、数据的存储方式以及存储器的读写操作。
一、存储器的类型存储器可以分为主存储器和辅助存储器两种类型。
主存储器是计算机中用于存储正在执行的程序和数据的地方，它通常是易失性的，即断电后数据会丢失。
辅助存储器则用于长期存储数据，例如硬盘、光盘和闪存等。
主存储器又可以分为随机存取存储器（RAM）和只读存储器（ROM）。
RAM是一种易失性存储器，它可以随机读写数据。
ROM则是一种只读存储器，其中存储的数据在断电后仍然保持不变。
二、数据的存储方式存储器中的数据以二进制形式存储。
计算机将数据分为字节（Byte）进行存储，一个字节由8个二进制位组成。
字节是存储器中最小的可寻址单元，每个字节都有一个唯一的地址。
存储器中的数据可以按照不同的存储方式进行组织。
最常见的存储方式是字节存储和字存储。
在字节存储方式下，每个字节都有一个唯一的地址，可以单独进行读写操作。
而在字存储方式下，多个字节被组合成一个字，每个字都有一个唯一的地址。
三、存储器的读写操作存储器的读写操作是计算机系统中的基本操作之一。
在读操作中，计算机根据地址从存储器中读取数据，并将其传输到CPU中进行处理。
在写操作中，计算机将数据从CPU传输到存储器中的指定地址。
存储器的读写操作可以分为两种方式：顺序访问和随机访问。
顺序访问是指按照存储器中数据的物理顺序进行读写操作，而随机访问则是根据指定的地址进行读写操作。
存储器的读写速度是计算机性能的重要指标之一。
存储器的读写速度受到多种因素的影响，包括存储器的类型、总线的带宽以及CPU和存储器之间的通信速度等。
四、存储器的层次结构为了提高存储器的读写速度和容量，计算机系统通常采用存储器的层次结构。
存储器的层次结构包括多级缓存和主存储器。
多级缓存是位于CPU内部的高速存储器，用于暂时存储CPU频繁访问的数据。
计算机组成原理第四章课后习题和答案-唐朔飞(完整版)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改容时，现将其全部容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
(精选)《主存储器》PPT课件
——第4章 主存储器
1
4.8 半导体存储器的组成与控制
1. 存储器容量扩展
位扩展 字扩展 字位扩展
2. 存储控制
集中刷新 分散刷新 异步刷新
3. 存储校验线路
2
复习（一）
❖RAM存储器芯片总结
RAM存储器芯片有多种型号，每一RAM存储器芯 片具有：
地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 片选信号CS：只有CS有效时，芯片才被选中，
❖ 位扩展特点： 存储器的单元数不变，位数增加。
…
9
1、存储器容量扩展——字扩展
例3 使用16K×8位的RAM芯片组成一个 64K×8位的存储器。
分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地 址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位 地址作为选片端。 ④详细的连接见下图：
12
…
1、存储器容量扩展——字位扩展
❖ 实际存储器往往需要在字向、位向两个方向同时 扩展。
❖ 一个存储器的容量为M×N位，若使用L×K位的存 储芯片，则该存储器共需的芯片个数为：
M× N
L
K
❖ 需解决：芯片的选用、
…
地址分配与片选逻辑、
…
…
信号线的连接。 …
13
2114（1K×4）SRAM芯片组成容量为4K×8的存储器
10
16K×8位的RAM芯片组成一个64K×8位的存储器
10
地 CS
址 端
WE
地 CS
址 端
WE
地 CS
址 端
WE