电子技术期末考试试卷及答案

电子技术期末考试试卷及答案

课程 电子技术 授课教师 考试时刻 考试班级 姓名 学号 题号 一

二

三

四

总 分

得分

1、稳压管的稳压性能是利用PN 结的（ ）。 A 、单向导电特性 B 、正向导电特性 C 、反向击穿特性

2、电路如图1所示，A 点与B 点的电位差U AB 约等于（ ）。 A 、0.3V B 、-2.3V C 、1.3V

100k Ω

100k Ω

18k Ω

6k Ω

2AP 15

12V

A

B

（图1） （图2）

3、工作在放大区的某三极管，假如当I B 从12μA 增大到22μA 时，I C 从1mA 变为2mA ，那么它的β值约为（ ）。

A 、 83

B 、 91

C 、100

4、图2所示电路，已知晶体管β=60，R C k =2

Ω，忽略U BE ，如要将集电极电流I C 调整到1.5mA ，R B 应取( )。

A 、480k Ω

B 、120k Ω

C 、240k Ω

5、固定偏置单管交流放大电路的静态工作点Q 如图3所示，当温度升高时，工作点Q 将（ ）。 A 、不改变 B 、向Q′移动 C 、向Q″移动

（图3） （图4）

6、集成运算放大器输入级选用差动放大电路的要紧缘故是（ ）。 A 、克服零漂 B 、提高输入电阻 C 、稳固输入

7、运算放大器电路如图4所示，R L 为负载电阻，则R F2引入的反馈为( )。 A 、串联电流负反馈 B 、并联电流负反馈

C 、串联电压负反馈 8、关于反馈对放大电路输入电阻Ri 的阻碍，正确的是（ ） A 、负反馈增大Ri ，正反馈减小Ri B 、串联反馈增大Ri ，并联反馈减少Ri C 、串联负反馈增大Ri ，并联负反馈减少Ri

9、由开关组成的逻辑电路如图5所示，设开关A 、B 接通为“1”，断开为“0”，电灯亮为“1”，电 灯暗为“0”，则该电路表示的逻辑关系是（ ）。 A 、“与”门 B 、“或”门 C 、“非”门

（图5） （图6）

10、三位二进制译码器应有 个输入量，应有 个输出量（ ）。 A 、6 3 B 、8 3 C 、3 8 11、图6所示逻辑电路的逻辑式为（ ）

A.、F=C B A ++

B.、F=C B A C 、 F=ABC

++-∞R 2

R F 2R 1

R

L

R F1

i L u

I

++C 2

C 1

R B

R C u u i

+

-

+

-

+12V

12、逻辑电路如图7所示，A=“0”时，CP脉冲来到后D触发器（）。

A、具有计数器功能

B、置“0”

C、置“1”

（图7）

13、把1024*1的RAM芯片扩展成1024*8的RAM，地址线和数据线各为（）。

A、6 4

B、10 8

C、24 4

14、正弦波振荡器反馈电路的反馈系数F=∠︒

1

5

180

，若该振荡器坚持稳固振荡，则其电压放大

倍数Au必须等于(

)。

A、

1

5

360

∠︒

B、5180

∠-︒C、︒

∠0

5

15、在直流稳压电源的电路中，通过桥式整流后的输出电压平均值U0与变压器副边电压有效值

U2满足（）的关系。

A、U0=0.45 U2

B、U0=0.9 U2

C、U0=1.2 U2

二、运算题

1、（12分）下图所示的电路中，已知E C=12V，R B1=20KΩ，R B2=10KΩ，R C=4KΩ，R E=3.4KΩ，

R L=4KΩ, R S=0.8KΩ,β=50，U BE= 0.6 V。试求

（1）确定电路的静态工作点（I B，I C，U CE）

（2）画出微变等效电路

（3）输入电阻r i，输出电阻r o。

（4）电压放大倍数A U。

2．（8分）电路如图所示，已知R1=R2=1K, R F=5K, R4=10K,C=0.1μF, 试求电路输出u0与输入电

压u i1、u i2的函数关系。

3、（6分）化简：将下列各题化简为最简与或式。

)1(CD

D

AC

ABC

C

A

Y+

+

+

=

、

）

，

，

，

，

，

，

、11

10

9

8

3

2

0(

)2(m

F∑

=

三、分析题

1、（6分）电路如图所示，运算放大器的饱和电压为±15V，稳压管的稳固电压为7V，设正向

压降为零，当输入电压u i=5sinωt时，画出输出电压u o的波形。

2、（10分）分析电路的逻辑功能：要求写出操纵端方程，列写状态转换表，画出时序图。

3、（5分）由CC7555定时器构成的电路及输入波形如下图所示，试指出该电路名称，画出输出波形，标出关键点参数。

四、设计题

1、（12分）某装置有三个输入端A、B、C，接收三位二进制数。当接收到的二进制数能被十进制数4或6整除时，输出为1，否则输出为0。试设计该装置的电路。要求：

（1）列出该装置输入输出真值表。

（2）采纳最简“与非门”和“非门”实现，画出逻辑电路图。

（3）采纳8选1的数据选择器实现，画出逻辑电路图。

2、（6分）用74LS161设计13进制计数器。要求写出具体的步骤。

74LS161功能表如下：

3、（5分）电路如图所示。合理连线，构成5V的直流电源。