计算机组成原理实验三运算器
计算机组成原理实验三数据输出移位门
1
R-OE 右
(1) 按照下表 0 1 移门
连接线。
1
L-OE 左
1 0 移门
1
没有输
11 出
连信 接 接 号孔 入孔
作用
状态说明
J
J
将 K23-K26 接
实验模式：手
1
1 座 3 座 入 DBUS[7:0]
动
X
K
寄存器输出选
2
0
5
择
X
K
寄存器输出选
3
1
6
择
X
K
寄存器输出选
4
2
7
择
A
K
5
EN 3
分析 首先设置手动模式：按[TV/ME]键三次，进入"Hand......"手动状态。 系统清零 K23-K16 开关置零，按[RST]钮。将 55H 写入 A 寄存器，二进 制开关 K23-K16 依次置为：01010101，控制信号 K3，K2，K1，KO 依次为：0111。按住 STEP 脉冲键，CK 由高变低，这时寄存器 A 的黄色选择指示灯亮，表明选择 A 寄 存器。放开 STEP 键，CK 由低变高，产生一个上升沿，数据 55H 被写入 A
据总线 DBUS 上；观察移位门输出结果。
2、实验电路
CPTH 中有 7 个寄存器可以向数据总线输出数据，但在某一特定时刻
只能有一个寄存器输出数据，由 X2，X1，X0 决定那一个寄存器输出数据 ，
下表是 X2，X1，X0 与各个寄存器的关系表。图 8 是总线上的 7 个寄存器的
控制端原理图。
X
输出寄
寄存器。S2S1S0=111 时运算器结果为寄存器 A 内容。
计算机组成原理运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU中的运算器来完成，运算器也称作算术逻辑部件ALU。
本章首先安排一个基本的运算器实验，了解运算器的基本结构，然后再设计一个加法器和一个乘法器。
一、实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二、实验设备PC机一台，TD-CMA实验系统一套。
三、实验原理本实验的原理如图1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中所有模块集成在一片CPLD中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-2所示。
图中显示的是一个4×4的矩阵（系统中是一个8×8的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。
(3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
D[7..0]IN[7..0]图1-1 运算器原理图运算器部件由一片CPLD实现。
计算机组成原理实验报告
计算机组成原理实验报告实验报告运算器实验⼀、实验⽬的掌握⼋位运算器的数据传输格式，验证运算功能发⽣器及进位控制的组合功能。
⼆、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运⽤。
三、实验原理实验中所⽤的运算器数据通路如图2-3-1所⽰。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输⼊端分别由2个74LS574锁存器锁存，锁存器的输⼊端与数据总线相连，准双向I/O 输⼊输出端⼝⽤来给出参与运算的数据，经2⽚74LS245三态门与数据总线相连。
图2-3-1运算器数据通路图中A WR、BWR在“搭接态”由实验连接对应的⼆进制开关控制，“0”有效，通过【单拍】按钮产⽣的脉冲把总线上的数据打⼊，实现运算源寄存器A、暂存器B的写⼊操作。
四、运算器功能编码算术运算逻辑运算K23~K0置“1”，灭M23~M0控位显⽰灯。
然后按下表要求“搭接”部件控制路。
表2.3.2 运算实验电路搭接表算术运算1.运算源寄存器写流程通过I/O单元“S7~S0”开关向累加器A和暂存器B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。
3.加法与减法运算令M S2 S1 S0（K15 K13~K11=0100），为算术加，FUN及总线单元显⽰A+B的结果令M S2 S1 S0（K15 K13~K11=0101），为算术减，FUN及总线单元显⽰A－B的结果。
逻辑运算1.运算源寄存器写流程通过“I/O输⼊输出单元”开关向寄存器A和B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K17= K18=1，按下流程分别读A、B。
①若运算控制位设为（M S2 S1 S0=1111）则F=A，即A内容送到数据总线。
②若运算控制位设为（M S2 S1 S0=1000）则F=B，即B内容送到数据总线。
计算机组成原理实验三运算器
实验三：八位运算器组成实验一：实验目的：1：掌握运算器的组成原理、工作原理；2：了解总线数据传输结构；3：熟悉简单的运算器的数据通路与控制信号的关系；4：完成给定数据的算术操作、逻辑操作；二：实验条件：1：PC机一台；2：MAX+PLUSⅡ软件；三：实验内容（一）1：所用到的芯片74181：四位算术逻辑运算单元；74244：收发器（双向的三态缓冲器）74273：八位D触发器；74374：八位D锁存器；74163：八进制计数器；7449：七段译码器2:实验电路图（1）运算器电路图（A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。
（B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。
再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。
内部由一个74163构成。
内部结构：（C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。
scan内部结构：（D）运算器电路图（2）波形仿真图（A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B ）对两个数进行各种数学运算和逻辑运算。
加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H四：实验内容（二）给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图（1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B;（2）算术运算：A加B，A加B（带进位），A减B；（3）复合运算：A加B 减（（/A）〃B）加B；（/(A⊙B)减（A⊕B）））加1计算(A加B)减((/A)〃B)后需要重新送入数据B，存入R5并且装载到LDDR2中。
实验三运算器功能选择及其实现实验
实验三运算器功能选择及其实现实验【实验要求】利用CP226 实验箱上的K16…K23 开关做为DBUS 数据的输入端，其它开关做为控制信号的输入端，将K16…K23 开关设定的数据写入锁存器A和W，通过控制信号开关选择控制ALU的运算功能并加以实现。
【实验目的】掌握模型机中算术逻辑运算单元功能选择及其实现的工作原理与控制方法。
【主要集成电路芯片及其逻辑功能】在CP226 实验箱中，运算器的算术逻辑运算单元(ALU)是由集成电路芯片CPLD实现的，CPLD有8 种运算功能，通过S2、S1、S0 来选择，运算输入数据由锁存器A和W 给出，运算结果输出到直通门D，其逻辑功能如下表所示。
S2 S1 S0 功能0 0 0 A+W 加0 0 1 A-W 减0 1 0 A|W 或0 1 1 A＆W 与1 0 0 A+W+C 带进位加1 0 1 A-W-C 带进位减1 1 0 ～A A取反1 1 1 A 输出A【实验内容及步骤】(1)实验连接线实验具体接线如下表所示，其中S2、S1、S0为ALU的功能选择控制信号，AEW、WEW分别为锁存器A和W的选通控制信号，Cy IN为ALU的进位输入信号，CK为脉冲信号。
数据读写实验接线连接信号孔接入孔作用状态说明1 J1座J3 将K23-K16接入DBUS[7:0] 实验模式：手动2 S0 K0 ALU功能选择3 S1 K1 ALU功能选择4 S2 K2 ALU功能选择5 AEN K3 选通A 低电平有效6 WEN K4 选通W 低电平有效7 CyIN K5 ALU进位输入8 CK 已连ALU工作脉冲上升沿打入(2)将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H。
K23 K22 K21 K20 K19 K18 K17 K16二进制开关K5、K4、K3、K2、K1、K0分别用于置控制信号CyIN、WEN、AEN、S2、S1、S0。
《计算机组成原理》学生实验报告
《计算机组成原理》学生实验报告（2011~2012学年第二学期）专业：信息管理与信息系统班级： A0922学号：10914030230姓名：李斌目录实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22实验准备一、DVCC实验机系统硬件设备1、运算器模块运算器由两片74LS181构成8位字长的ALU。
它是运算器的核心。
可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。
两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。
进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。
触发器的输出QCY就是ALU结果的进位标志位。
QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验 1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
计算机组成原理实验指导书-CPTH
DJ-CPTH计算机组成原理实验系统实验指导阜阳师范学院计算机与信息学院2008年3月目录目录 (1)实验一认识实验装置 (2)实验二寄存器实验 (10)实验三运算器实验 (18)实验四数据输出和移位实验 (22)实验五存储器实验 (26)实验六uPC和PC 实验 (32)实验七微程序存储器uM实验 (37)实验八模型机综合实验一 (39)实验九模型机综合实验二 (46)实验十微程序设计实验 (55)实验十一扩展实验 (60)附录1：CPTH 集成开发环境使用 (63)附录2：指令/微指令表(insfile1.mic) (68)附录3：实验用芯片介绍 (79)实验一认识实验装置实验目的：了解实验仪的特点及组成；掌握实验仪键盘的使用。
实验器材：DJ-CPTH实验仪实验要求：1、认真填写预习报告，包括对实验仪器组成的理解、实验操作步骤等。
2、实验之后写出实验报告，包括实验过程中遇到的问题，解决方法，实验后的心得体会及对该次实验的建议与意见。
实验原理及步骤：一、DJ-CPTH特点1、采用总线结构总线结构的计算机具有结构清晰，扩展方便等优点。
DJ-CPTH实验系统使用三组总线即地址总线ABUS、数据总线DBUS、指令总线IBUS和控制信号，CPU、主存、外设和管理单片机等部件之间通过外部数据总线传输，CPU内部则通过内部数据总线传输信息。
各部件之间，通过三态缓冲器作接口连接，这样一方面增强总线驱动能力，另一方面在模型机停机时，三态门输出浮空，能保证不管模型机的CPU工作是否正常，管理单片机总能读/写主存或控存。
2、计算机功能模块化设计DJ-CPTH为实验者提供运算器模块ALU，众多寄存器模块（A，W，IA ，ST，MAR，R0…R3等），程序计数器模块PC，指令部件模块IR，主存模块EM，微程序控制模块〈控存〉uM，微地址计数器模块UPC，组合逻辑控制模块及I/O等控制模块。
各模块间的电源线、地线、地址总线和数据总线等已分别连通，模块内各芯片间数据通路也已连好，各模块的控制信号及必要的输出信号已被引出到主板插孔，供实验者按自己的设计进行连接。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三：八位运算器组成实验
一：实验目的：
1：掌握运算器的组成原理、工作原理；
2：了解总线数据传输结构；
3：熟悉简单的运算器的数据通路与控制信号的关系；
4：完成给定数据的算术操作、逻辑操作；
二：实验条件：
1：PC机一台；
2：MAX+PLUSⅡ软件；
三：实验内容（一）
1：所用到的芯片
74181：四位算术逻辑运算单元；
74244：收发器（双向的三态缓冲器）
74273：八位D触发器；
74374：八位D锁存器；
74163：八进制计数器；
7449：七段译码器
2:实验电路图
（1）运算器电路图
（A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。
（B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。
再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。
内部由一个74163构成。
内部结构：
（C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。
scan内部结构：
（D）运算器电路图
（2）波形仿真图
（A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B）对两个数进行各种数学运算和逻辑运算。
加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0
计算结果：05H+0AH=10H
四：实验内容（二）
给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图
（1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B;
/A A⊕B A⊙B A and B A or B 输入控制s3s2s1s0 0000 0110 1001 1011 1110 计算结果FAH 0FH F0H 00H 0FH
（2）算术运算：A加B，A加B（带进位），A减B；
M=0, ALU_BUS=0
A-B A+B+1 A+B
输入控制s3s2s1s0 0110 1001 1001 Cn 0 0 1
计算结果FBH 10H 0FH
（3）复合运算：A加B 减（（/A）·B）加B；（/(A⊙B)减（A⊕B）））加1 (/A)·B A加B (A加B)减((/A)·B) (A加B加B)减((/A)·B)加B
输入控制
M 1 0 0 0 Cn 1 0 1 s3s2s1s0 0010 1001 0110 1001
计算结果0AH 0FH 05H 0FH
载入寄存器R5 R4 R4
计算(A加B)减((/A)·B)后需要重新送入数据B，存入R5并且装载到LDDR2中。
A⊙B A⊕B (A⊙B)减(A⊕B) /((A⊙B)减(A⊕B)) 加1
输入控制
M 1 1 0 1 0 Cn 0 0 s3s2s1s0 1001 0110 0110 0000 0000
计算结果F0H 0FH E1H 1EH 1FH 载入寄存器R4 R5 R4 R4。