DSP考试题全解

每个空间都可以独立地设置访问建立、有效和跟踪时间，同时还可以通过
XREADY 信号来与外设的访
问速度和时序匹配。
4 针对 CY7C1021V33 与 DSP 接口的时序分析结果，考虑硬件电路实现时还受那些因素影 响？
磁路饱和 天气 湿度
第四章 3 、串行通信接口（如 RS-232 ）与并行接口（如 XINTF ）相比，各有何特点 ?
DSP 与扩展板及其他芯片通信的目的
8 设计一个基于 TMS320F2812 的 dsp 应用系统， 系统包括 64kw 的扩展 sram，一路 rs-232 通信接口， 4 路 12 位 D/A 转换器 .
SCIB
电源 3.3v/1.8v
RS-232
复位电路 时钟电路
TMS320F2812 XINF
37.5Mbps ，信号线少（ 2－ 4
3 采用 DAC 芯片和微处理器产生周期信号波形的方法也称作直接数字合成（
DDS ），与采
用振荡器产生的波形（如文氏电桥正弦波振荡器）相比，
DDS 方法有何优缺点？
优点：频率分辨率高，输出频点多，可达 2 的 n 次方个频点 (N 为相位累加器位数 )；频率切换速度快，可达
当 LSPCLK=37.5MHz 时， SCI 的实际波特率范围是 2400—312500，对应的波特率选择寄存器的值 BSR 为 1952 —14。由 SCI 模块的波特率计算公式： 波特率 = LSPCLK/[ （BSR+1 ） *8]
思考题： 1 与 RS232 串行通信相比，采用 RS485/422 串行接口有何优点？
us 量级；频率切换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相位噪声有改 善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。
缺点： 振荡不稳定，波形不良好，而且振荡频率在较宽的范围内能不方便地连续调节
。
第七章：
3.设置 pwm 输出引脚的为有效和低频时，对占空比有什么区别？
址线粘连，数据线粘连，虚焊，存储单元损坏等都可以检测出
2、外部扩展接口（ XINTF ）适于扩展那些外设芯片？
XINTF 扩展分 5 个存储器映射区 扩展外部并口 FLASH 扩展周期 CY7C1041CV33(256K × 16 位静态 RAM ，最大读写时间为 8ns
3:F2812 提供了 3个供外设使用的片选信号，如果扩展的外设芯片超过三个，如何分配这些 外设的地址？
2、与外部接口（ xintf ）相比采用 spi接口扩展外设有何特点
传输速率最高可达 37.5Mbps ， 信号线少（ 2－ 4条） ， 适于板级扩展的外设输入 / 输出接口 ， 适于板级微处理器间通信。
7 、试着根据 max5253芯片的时序要求，分析与 spi接口是应如何配置 spiclk的时钟模式
（ 1）接口的信号电平值较高 能实现多点通讯 双向通信能力
（2）RS-485 接口是采用平衡驱动器和差分接收器的组合，抗噪声干扰性好。
RS-485 的数据最高传输
速率为 10Mbps
2、如果 DSP与 PC机侧设定的异步通信波特率误差较大， 是否还能够保证数据的可靠通信？ 根据异步串行通信的特点，讨论为什么异步串行通信模式不宜选取很高的波特率？
SPICTL 中的 TALK 位控制 /SPISTE引脚电平；若 TALK ＝ 1，使能发送，且移位过程 /SPISTE保持低电平。每 个数据位在 SCLK 的上升沿采样并送入 DAC 的移位寄存器；数据在 /CS的上升沿被锁存到 MAX5253 的输入
或DAC 寄存器 /CS保持高电平的脉冲宽度必须大于
/链接 C 编译器、 C 源
第二章 5、假设 CPU 的时钟频率为 150MHz ，试根据周期寄存器或定时器接口芯片（如 行比较，简述 CPU 定时器可实现的定时周期最大值。
8254）进
CPU 定时器只有一种计数模式： CPU 将周期寄存器 PRDH：PRD 中设定的定时时间常数装入 32 位的计 数寄存器 TIMH ： TIM 中，然后计数寄存器根据 CPU 的时钟 SYSCLKOUT 递减计数。 T=1/f
采用非复用的扩展总线。 F2812 的 XINTF 映射到 5 个独立的存储空间。当访问相应的存储空间时，就
会产生一个片选信号。
4、对于例 3.2，分析空间 2 的一个读周期包含的 XTIMCLK 时钟周期数；如果 CPU 时钟 频率为 150MHz ，则完成一个完整的读周期需要多长时间？
（ 1+3+7+3+1 ）*(1/f)
D/A 转换 D/A 转换 D/A 转换 D/A 转换
SRAM （ 64KW ）
思考题：
1、简述数码管动态显示的原理，并与静态显示方法进行比较。
动态驱动是将所有数码管的 8 个显示笔划 "a,b,c,d,e,f,g,dp" 的同名端连在一起，另外为每个数码管的公
共极 COM 增加位选通控制电路，位选通由各自独立的 I/O 线控制，当单片机输出字形码时，所有数码管
思考题：
1、如何通过软件判断内部 RAM 单元或外部 RAM 芯片是否工作正常？对于 FLASH 或
EPROM 等程序存储器芯片如果诊断？
最简单的办法，对同一个地址写入 0~0xFF ，然后读出数据，看两者是否相同，再从地址
0 开始写入有
规律的数据， 如全 0 或全 1，还有 0 与 1 间隔如 0x55,0xaa,,然后读出看与原数据是否相同比较常见的故障地
2、与单片机相比， DSP有何特点？
DSP 器件具有较高的集成度。 DSP 具有更快的 CPU，更大容量的存储器，内置有波特率发生器和
FIFO
缓冲器。 提供高速、 同步串口和标准异步串口。 有的片内集成了 A/D 和采样 / 保持电路， 可提供 PWM 输出。
DSP 器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件 乘法器，增强的多级流水线，使 DSP 器件具有高速的数据运算能力。 DSP 器件比 16 位单片机单指令执行
思考题：
100ns，即两次发送的时间间隔要大于
100ns；
1 与 SCI 接口相比， SPI 接口有何特点？
spi 是同步， spi 分主从机，通信速率上 spi 高于 sci
2 与外部扩展接口（ XINF ）相比， SPI 接口有何特点？
串行外设接口（ SPI）是一种同步串行输入 /输出接口，传输速率最高可达 条），适于板级扩展的外设输入 /输出接口，适于板级微处理器间通信
并行通行包括 8 条数据线， 几条控制线和状态线。 特点是传输速度快， 但通信距离短、 传输线多。 例如 XINTF 串行通信：通信线上既传输数据信息，也传输联络信息，因此收发双方就必须要有通信协议。特点是串行 传输成本低，适用于远距离通信，但传输速度低。
5、设低速外设时钟 LSPCLK 的频率为 37.5MHz ，试根据波特率选择寄存器的取值计算 SCI 的波特率设置范围。
在一个技术周期开始时， 如果比较值为 0，则在整个计数周期内输出为高电平且保持不变，
即 PMW 的占空
比为 100%；如果下一个计数周期的比较值仍为 0，则输出不会被复位为低电平，这样允许产生的占空比从
0%~100%变化的无毛刺 PMW 脉冲。而如果设定的比较值大于周期寄存器中的周期值，则整个定时周期内 输出为低电平， 即 PMW 的占空比为 0%；如果比较值等于周期寄存器的值， 则在一个定标后的时钟周期后，
第五章
1、假定 DSP 的低速外设时钟频率为 37.5MHz ，试从传输距离、通信速率、应用场合 等方面讨论 sci接口与 spi接口各有什么特点
串行外设接口（ SPI）是一种同步串行输入 /输出接口，传输速率较高（ LSPCLK/4 ），适于板级通信
串行通信接口（ SCI ）是一种异步串行接口，通常需经过收发器进行电平转换，通信速率ห้องสมุดไป่ตู้低，适于 长距离通信
在通信系统设计时，同一串行网络上的多台设备之间需要设定为相同的波特率，以实现可靠的数据传输。
因此，在选取波特率时要设法使一条串行通信网络上挂接的各个设备具有尽可能一致的波特率，以保证数
据传输的正确性和可靠性。 实验表明选择的波特率越高，实际的波特率与用户设定的标称值之间的误差随之增大。通信设备之间的波 特率偏差引起数据传输错误，影响系统通信的可靠性。
5、 TMS320F281x系列 DSP芯片有哪些外部接口？
串行通信外设：一个高速同步串行外设接口（ SPI），两个 UART 接口模块（ SCI ），增强的 CAN2.0B 接 口模块，多通道缓冲串口（ McBSP ）；其它外设：锁相环（ PLL ）控制的时钟倍频系数，看门狗定时模块，
三个外部中断， 3 个 32 位 CPU 定时器， 128 位保护密码，高达 56 个通用 I/O 引脚。
3、串行通信接口（如 RS232 ）与并行接口（实验系统扩展的片外 点？
串行通信接口（如 RS232）：接口的信号电平值较高，易损坏接口电路的芯片，
SRAM ）相比，各有何特
（2）传输速率较低， （ 3）抗
噪声干扰性弱。 （ 4）传输距离有限 并行接口（实验系统扩展的片外 SRAM ）：传输速度快，但通信距离短、传输线多
第一章
4、 F2812 和 F2810 的区别
F2812 有外部存储器接口 TMS320F2810 没有 ；TMS320F2812 有 128K 的 Flash TMS320F2810 仅 64K ；
F2812 具有外部扩展接口 XINTF ，高达 1MW 的寻址空间，支持可编程的等待状态和读写选通时序，提供 三个独立的片选信号，而 F2810 没有。
时间快 8～10 倍完成一次乘加运算快 16～ 30 倍。 DSP 器件还提供了高度专业化的指令集，提高了