简易数字信号传输性能分析仪
一种简易数字信号传输性能分析仪的设计
１ 系统 原 理
设计 的简 易数字信号传 输性能 号发 生器 分析仪框图如图 １ 所示 ， 同时 ， 设计 ３ 个低 通滤 波器 （ 截止 频率分 别 为 １ ０ ０ ， 【 毅 早 佰 号 ｌ ． ｒ 杯 ｛ Ｉ ２ ０ ０， ５ ０ ０ ｋ Ｈ ｚ ） 和一 个 伪 随 机 信 号 发 Ｉ 发 生 器 “ 漱 生器用来模拟传输信道。图中， 和 是数字信号发生器产生的数字
收稿 日期 ： ２ ０ １ ３ － ０ １ － ２ ３
作者简介 ： 龙光利 （ １ ９ ６ ８ 一） ， 男， 陕西省南郑县人 ， 陕西理工学 院副教授 ， 主要研究方 向为无线通信和 电子技术应用 。
・
２０ ・
第 ４期
龙 光利 ， 唐军 山 ， 蓝晓东
一种简 易数 字信号传输性能分析仪 的设计
Ａｕ ｇ ． ２ ０１ ３ Ｖ ｏ Ｉ ． ２ ９ Ｎ ｏ ． ４
第２ ９卷第 ４期
［ 文章编 号 ］ １ ６ ７ ３— ２ ９ ４ ４ （ ２ ０ １ ３ ） ０ ４— ０ ０ ２ ０— ０ ５
一
种简 易数字信 号传输性能分析仪 的设计
龙 光 利 ， 唐军 山 ， 蓝晓东
［ 中 图分 类号 ］ Ｔ Ｎ ９ １ ９ ． ６ ４
随着通信技术与计算机技术的飞速发展 ， 电子设备都倾向于数字化 ， 数字传输也得到了越来越广泛
的应用 ， 因此 对数 字信 号传输 性能 分析 显得 十分重 要 。尤其 在基带 传输 方面 ， 数字 基带 传输 在近 程数据
通信系统中被广泛采用， 并有迅速发展的趋势。数字基带传输中包含了频带传输的基本 问题 ， 任何一个 线性调制的频带传输系统都可以等效为基带传输系统来研究 。码间干扰和信道噪声是影响基带传输性 能 的两 个 主要 因素 Ｊ ， 因此 ， 需 要尽 量减 少 它 们 的影 响 ， 使 系统 的误 码 率 达 到 规定 的要 求 ， 使 接 收 端 的 信号与发送端的信号最大限度的接近。
数字传输分析仪功能特点
数字传输分析仪功能特点随着科技的不断发展，数字传输已成为现代通信领域的基本要素。
数字传输技术的高效、可靠、安全和灵活性已经得到了广泛认可。
在数字传输过程中，信号可能遭受干扰，导致数据错误。
为了解决这个问题，数字传输分析仪（Digital Transmission Analyzer）应运而生。
数字传输分析仪是能够实时监测数字传输系统的设备。
数字传输分析仪用于检测和分析数字传输系统的信号质量、误码率和其他参数，以评估系统的性能和可靠性。
数字传输分析仪由硬件和软件组成，可以检测各种数字信号协议，包括SONET、SDH、Ethernet等。
本文将介绍数字传输分析仪的功能特点。
1. 精准测量参数数字传输分析仪可以精确测量数字传输系统的各种参数。
这些参数包括：信号的波特率、时钟偏移、误码率、信噪比和频谱分析等。
数字传输分析仪可以测量这些参数的精度高达0.1%。
这使得数字传输分析仪成为评估数字传输系统性能的理想工具。
2. 多功能分析数字传输分析仪不仅仅只是一个分析仪，它还具有多种功能。
数字传输分析仪可以实时监测数字传输系统的信号质量和性能，同时还可以进行多种分析，比如快速故障诊断、误码分析和频谱分析等等。
数字传输分析仪还可以同时分析多个端口的信号，在确保性能的同时，也提高了生产效率。
3. 可视化分析数字传输分析仪还可以提供可视化分析，这有助于用户更好地理解数字信号的传输过程。
数字传输分析仪提供的可视化效果包括波形图、频谱图、直方图等。
用户可以根据需要选择不同的数据视图，使得数字信号的分析更加直观和准确。
4. 数据存储和导出数字传输分析仪还可以将收集到的数据存储到设备内部或外部存储介质中。
这些数据可以用于将来的分析或备份。
数字传输分析仪还可以将数据导出到其他格式中，比如Excel、CSV等。
这使得数字传输分析仪成为工程师和技术人员优秀的数据分析工具。
5. 简单易用数字传输分析仪的操作界面通常都非常简单直观。
操作人员只需根据提示进行操作，就可以轻松完成信号测试和分析。
简易数字信号传输性能分析仪
2011年E 题 简易数字信号传输性能分析仪摘要：本设计给出了一个基于Altera Cyclone II 系列FPGA 开发芯片EPIC3T144CB 的系统，利用D 触发器级联产生m 序列数字信号和伪随机信号，用分频器实现信号10kbs 步进，信号通过一个由运放OP27构成的二阶低通滤波器，模拟信号传输信道，然后与伪随机序列进行相加，信号处理模块为由FPGA 开发板构成的接收器，用Verilog 语言编程实现适当滤波和同步时钟提取，观察眼图分析信号特性。
经测试，低通滤波器截止频率保持在10%误差内，放大增益可调范围较大。
关键词：Cyclone II FPGA m 序列 低通滤波器一、方案论证1、数字信号发生器和伪随机信号发生器经分析，数字信号发生器部分要求产生一个码元多项式为()x x x x f 84321x ++++=的m 序列信号，有如下方案。
方案一：利用集成电路芯片搭接而成，其中，要同时实现时钟源Vclock -1和传输码元的两个分立元件电路。
此方案结构简单、电路可靠、成本低且易于实现，但特别需要注意时钟源的稳定、干扰和芯片的最高工作频率，且实际调试中振荡最高频率一般只能达到几百KHz ，伪随机信号需10MHz ，不能同时实现码元信号和伪随机信号的产生。
方案二：利用单片机编程实现序列的产生。
按照生成码多项式的要求利用C 语言编程，随着m 序列位数的增加编程愈发复杂，调试困难，而且单片机难以承受10MHz 的信号频率，不能产生伪随机信号。
方案三：利用基于FPGA 的Verilog 语言编程实现序列的产生。
根据信号的产生原理，利用触发器易于实现，编程易于调试和实现，速度快。
综上所述，考虑实现精度、简易程度、调试效率和数据率10kbs 步进可调的要求，用软件易于实现，我们选用方案三。
2、低通滤波器模块方案一：由于要求滤波器的通带增益AF在0.2～4.0 范围内可调，可以用可变增益放大器AD603和开关电容滤波器MAX297 实现低通滤波器，根据MAX297输入时钟的不同来达到10kbs 步进可调的目的。
简易数字信号传输性能分析仪
简易数字信号传输性能分析仪E题：简易数字信号传输性能分析仪摘要本系统是由DSP技术以及CPLD的硬件编程技术实现的简易数字信号传输性能分析仪，主要包括信号产生电路、低通滤波电路、噪声叠加电路、数字信号解码以及眼图显示四部分。
信号发生器采用Verilog HDL将模拟硬件电路逻辑综合在CPLD芯片中，简化了电路的设计。
在FilterPro仿真软件指导下，通过调整原件参数，使用运放设计有源低通滤波器，使得设计达到要求。
加法电路通过运放将信号和噪声叠加。
使用DSP对信号进行ADC连续采样再通过过零比较捕捉到信号中的跳变沿，分析沿的间距和周期规律就可确定时钟信号的频率，即用PWM将同步信号提取并输出。
再通过编程得出信号的同步时钟频率，依此得出相应的眼图幅度。
通过电路组装、程序编写与调试、采集实验数据与分析等设计环节，顺利完成了题目的基本和发挥部分的要求，并在数字信号发生、动态程序及算法优化设计方面有一定的创新。
关键词：曼彻斯特编码、CPLD、低通滤波、DSP、眼图AbstractThis system is designed based on DSP and CPLD hardware programming technology to realize a simple digital signal transmission performance analyzer, mainly comprises four parts of signal generators, low-pass filters, digital signal analysis and display. Verilog HDL that converts the analog hardware to logic circuit in CPLD chip is adopted in Signal generators to simplify circuit design. The design requirement of low-pass filters is satisfied by adjusting the parameters and using discrete components design under the guidance of FilterPro. Through ADC continuous sampling and the zero crossing comparison by DSP, the signal’s hopping along is captured, by analyzing along the pitch and cycle the frequency of the clock signal can be determined and then uses PWM to tackle extract and output synchronous signal. Through the DSP programming signal synchronous clock frequency can be obtained, and then draw the corresponding eye amplitude. Through the circuit assembly, programming and debugging, gathering of experimental data and analysis, design including the basic and extended requirements are successfully completed, and a certain innovation on the digital signal, dynamic program and algorithm for optimal design.目录简易数字信号传输性能分析仪（E题） (3)1．任务 (3)2．要求 (3)第一章系统方案的选择与论证 (4)1．信源与信道的方案选择与论证 (4)2．信号分析电路的方案选择与论证 (5)3．显示部分的方案选择与论证 (5)第二章理论分析 (5)1.数字信号与伪随机码发生器的设计 (5)2．低通滤波器电路的设计 (6)3．加法电路的设计 (8)4．数字信号分析电路的设计 (8)5．显示电路的设计.. 错误!未定义书签。
简易数字信号传输性能分析仪
简易数字信号传输性能分析仪（E题）作者：杨伟航、高阳、罗超赛前辅导老师：文稿整理老师：摘 要本分析仪由信号发生模块、信道模拟模块和数字信号分析模块三部分组成。
信号发生模块实现m序列数字信号产生和伪随机噪声发生。
信道模拟模块实现了可调的通信信道幅频特性，并模拟了可变幅度随机噪声的叠加。
基于FPGA的数字信号分析模块完成了对输入数字信号的去噪处理，实现了位同步信号的提取，并基于同步信号在示波器上显示眼图以分析信号传输性能，同时测量了眼幅度和眼高。
关键词：FPGA ；m序列；眼图；位同步AbstractThe system is made of signal generating part, channel simulation part and digital signal analyzing part. The signal generating part can generate m-sequence and Pseudo-random noise. The channel simulation part can attenuate or enhance the amplitude and add Pseudo-random noise. The digital signal analyzing part based on FPGA can filter the noise, extract the bit synchronization signal, and display eye diagram, measure the amplitude and height of eye diagram.Keywords: FPGA ; M-sequence; Eye diagram; Bit synchronization一、系统方案论证1.方案比较与选择（1）同步信号提取方式方案一：使用滤波法。
该方法主要应用于不归零二进制序列的同步信号提取。
基于FPGA的数字信号传输性能分析仪
通过测试 ， 数字信号发 生器 可以生成 ｍ序列 ， 伪随机信
号 发 生 器 和 滤 波 器 已经 全 部达 到预 期 要 求 。 了完 成 对 曼 特 除
出 信号在 信道传输中的 噪声水平。 田
１ ． ＤＣ— ３ ＤＣ 主 回路 拓 扑
理 电压 反 馈 信 号 、 ＭＳ ４ ０ ６ 行 控 制 、 示 和人 机 交 换 对 Ｐ ３ １９进 显
等功能 ， 用直观方便。在设计过程 中充分考虑 了制作成本 使
和功耗 ， 多使 用集 成 芯 片 ， 以较 低 的 成 本 实现 了题 目的 要 求 。 关 键 字 ： ２０ ； ＭＰ ３ ７ＤＣ— Ｃ 变换 器 ； Ｐ ３ １９ Ｄ ＭＳ ４０ ６
（ １ 式 ）
２ 过 流保 护 分 析 ． ２
扩展 ， 需要外接 ＡＤ、 ／ ， ／ ＤＡ等 实现本题功能较为复杂 。
方案 二 ： 用 Ｍ Ｐ ３ Ｆ ６ 单 片机进 行 控制 。 Ｐ ３ Ｆ ６ 采 Ｓ４０ １９ ＭＳ ４ ０ １９
单片机 内部集成 ８ １ 路 ２位 Ａ Ｃ和 ２通道 １ Ｄ ２位 ＤＡ，可以 ／ 直接用于 电流 测量时的数据采集 ， 以及数 字控制输 出 ， 控制 简单 ， 于实现 ， 易 能够很好 的满足本题地要求 。 因此采用方案
（ 者 简介 ： 聪 裕 ， ， 北 省 武 汉 市人 ， 事 测 控 技 术 作 廖 男 湖 从
与仪器研究。 ）
斯特 编码 ， 提取同步时钟信号之外 ， 完成 了对曼 彻斯特编 还
码 的解码部分 。通过对这些结果的分析 ， 成功模拟 出数字信
简易数字信号传输性能分析仪的设计与制作
ｇ， － 加法电路采用的是 Ｔ Ｓ０ １ 整形电路采用 的是 Ｌ ３ １ 利用 Ｆ Ｇ Ｈ ４０ 、 Ｍ３ ， Ｐ Ａ产生时钟信 号、 Ｍ序列 、 伪随机序列和 曼彻斯特码 ， 同时它也用 于曼彻斯特码 同步时钟信号的提取和译码。在本 系统 中 １ＭＨ ０ Ｚ的伪 随机 序列用来 模拟实际环境 中的噪声。通过该 系统将原信 号进行编码 、 传输 以及 解调得到解调 信号。实现 了一个简单的数 字传输性能分析仪的设计 与制作， 最终测量正确的眼图， 达到预期 的效果。
ｄ ｒＢ ｔ ｒ ｏ ｔ ｏ ｐ ｓ ｉ ｅｓ ａ ｄ ａ ｐ ｅ ｄ —ａ ｄ ｍ ｉ ａ ｅ ｅ ａｏ ｏ ｓ ｌ ｔ ｈ ｒ ｎ ｍｉｓｏ ｈ ｎ ｅ ．Ｔ ｅ ｆ ｔ ｒ ｕ ｅＴ ’ ｅ ｕ ｔ ｗ ｒ ｌｗ． ａ ｓｆ ｔ ｒ ｎ ｓ ｕ ｏ ｒ ｎ ｏ ｓ ｌ ｇ ｎ ｒ ｔｒｔ ｉ ａ ｅｔ ｅ ｔａ ｓ ｓ ｉｎ ｃ ａ ｎ １ ｈ ｌ ｓ ｓ Ｉ Ｓ ｅ ｈ ｌ ｎ ｇ ｍｕ ｉ ｅ ＯＰ ８ ２ ａ ｅｃ ｒ ｈｐ ．Ｔ ｅ ａ ｄ ｔ ｎ ｃｒ ｕｔｉ Ｔ ４ ０ ． ｈ ｈ ｐ ｎ ｉ ｕ ｔ ｓ ｓＬ ３ ．Ｔ ｅ ｃｏ ｋ ｓｇ ａ ，Ｍ ｅ ｅ ， ｐ ｅ ． Ａ ４ ｓｔ ｏ ｅ ｃ ｉｓ ｈ ｄ ｉ ｏ ｉ ｉ ｓ ＨＳ ０ Ｔ ｅ ｓ ａ ｉｇ ｃｒ ｉ ｕ ｅ Ｍ３ １ ｈ ｌｃ ｉ ｎ ｌ ｈ ｉ ｃ １ ｃ ｓｒ ｓ ｓ ｕ ｉ ｄ －ａ ｄ ｍ ｅ ｕ ｎ ｅ ａ ｄ Ｍａ ｃ ｅ ｔ ｒｃ ｄ ｒ ｅ ｅ ａｅ ｙ Ｆ Ｇ ｏ ｒ ｎ ｏ ｓ ｑ ｅ ｃ ｎ ｎ ｈ ｓ ｏ ｅ ａｅ ｇ ｎ ｒｔ ｄ ｂ Ｐ Ａ，ｉ’ ｌｏ ｕ ｅ ｏ ｒｃ ｖ ｒｔ ｅ ｓ ｎ ｈ ｏ ｏ ｓ ｃ ｏ ｋ ｓ ｎ ｌｆｏ ｅ ｔ ｓａ ｓ ｓ ｄ ｔ ｅ ｏ ｅ ｈ ｙ ｃ ｒ ｎ ｕ ｌｃ ｉ ａ ｒｍ ｇ
数字传输分析仪(Function of digital transmission analyzer)
数字传输分析仪(Function of digital transmissionanalyzer)数字传输分析仪又称为数字通信分析仪，它是一种专门用于数字通信系统分析与测试的仪器。
数字传输分析仪的主要作用是对通信信号进行解码、分析和检测。
数字传输分析仪具有以下几个功能特点。
1.解码能力数字传输分析仪主要用于数字通信系统的功能测试和故障分析，因此其解码能力是其最基本的功能。
在数字传输中，不同类型的数字信号的编码方式不同，而数字传输分析仪通过对数字信号进行解码，可以使用户了解到数字信号内部数据内容、格式和通讯效果等关键信息，从而判断传输是否正常。
2.测试速度快数字传输分析仪在测试速度方面比传统的测试仪器更加出色。
首先，数字传输分析仪可以同时对多路信号进行分析，从而进一步提高了测试效率。
其次，数字传输分析仪具有高精度、高稳定性的运行特性，在测试速度和精度之间达到了较好的平衡，可以满足用户在测试各种异构性数字通信系统和不同速率信号时必要的测试速度和精度要求。
3.支持多种协议随着数字通信技术的不断发展和进步，数字传输分析仪还应该支持不同的数字通信协议。
例如SONET、SDH、ATM、Ethernet、FDDI等。
数字传输分析仪具有强大的协议解析和分析能力，用户可以在同一设备上完成不同协议的测试和分析，从而提高了数字传输测试的效率和准确性。
4.提供完整的数据记录数字传输分析仪可以提供完整的数据记录，包括错误数量分布图、统计表格、历史曲线等。
这些数据记录可以帮助用户更好的了解数字信号质量状况和性能瓶颈，从而快速定位异常故障并对其进行优化和改进。
5.显示效果清晰数字传输分析仪大多配备了高品质的液晶显示屏，可以实时显示传输参数、信号时序、通信状态等。
同时，数字传输分析仪可以提供全球范围内的语言支持，方便不同语言用户的使用。
数字传输分析仪是数码通信中不可或缺的仪器，其功能之强大、智能化、快速、稳定等特点，极大的提高了通信技术的发展和应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简易数字信号传输性能分析仪（E题）
一
一.1
一.1.1
方案一：无源低通滤波器
由无源元件(R、L和C)组成的滤波器，它是利用电容和电感元件的电抗随频率的变化而变化的原理构成的。这类滤波器的优点是：电路比较简单，不需要直流电源供电，可靠性高；缺点是：通带内的信号有能量损耗，负载效应比较明显，使用电感元件时容易引起电磁感应，当电感L较大时滤波器的体积和重量都比较大，在8245
1200V/20A
Instek
1
四.2
本系统开机上电后，首先按下按键产生数字信号 和伪随即序列 。然后根据题目的要求进行测试。测试曼彻斯特编码正确性，改变 的数据率，测试滤波器的带外衰减，截至频率，以及增益范围。观察不同 、 信号幅度时的LCD上显示的眼图，并测试眼图幅度。完成各相测试，记录数据并行分析结果。本系统可对0-4.5V的TTL电平，经过低通滤波器和伪随机信号模拟的传输信道后，显示眼图。
四.3
四.3.1
滤波器种类
带外衰减
截至频率
100K
60dB/十倍频程
100.5K
200K
65dB/十倍频程
201K
500K
70dB/十倍频程
499K
四.3.2
(1)键盘控制产生m序列，10-100Kbps,10Kbps步进。输出幅度0-4.5V的TTL电平；
(2)FPGA控制产生时钟，数据率误差绝对值达到万分之一；
二.4
曼彻斯特编码经过数字锁相环的锁定跟踪后会输出一个与原始时钟几乎完全一致的时钟信号，使用此时钟信号触发AD采样电路采集一屏数据并从左至右绘在LCD上，由于时钟与信号的同步性，使得每次叠加在屏幕上的样图稳定在屏幕固定位置而不会左右移动，多次叠加采集图像后即可看到稳定的眼图。
三
三.1
图表3系统框图
三.2
(3)对m序列进行曼彻斯特编码。
四.3.3
(1)10Mbps,速率误差可达到万分之一；
(2)幅度在0至4.5V的TTL电平内可调。
四.3.4
从V2a中提取同步信号V4-syn，与FPGA产生的产生时钟，在同一示波器显示，采用其中任意一路，做触发，若两时钟同频，则在示波器上显示，两信号会稳定下来。经测试，在示波器显示稳定，则说明数字锁相环提取时钟很稳定。
三.2.1
图表4m序列和曼彻斯特编码电路
三.2.2
图表5伪随机序列产生电路和增益控制电路
三.2.3
低通滤波器的增益为1，采用OPA2132轨道轨运放，输出可达到5V,OPA2132增益带宽级积8M,20V/us的摆率。滤波器最大带宽为500K,OPA2132可满足要求。低通滤波器和增益控制电路如下图。
一.2
本系统采用STM32和FPGA为核心处理器，联合控制M序列触发时钟发生，分析仪处的时钟恢复，接收经过模拟数字信道的信号的衰减控制，眼图的绘制，分析和测量。8位M序列发生器产生幅度可调基带信号，采用Manchester编码方便提取时钟，频率在10kbps和100kbps之间。基带信号通过低通滤波并附加由14位M序列发生器产生的10M时钟的白噪声来模拟传输信道，最终进入分析仪进行信号分析。
伪随即信号 ,数据率为10Mbps，采用两片8位SN74LV595移位移位寄存器，最大时钟频率可达到80M，伪随即序列产生原理和数字信号 相同。
曼彻斯特编码，即曼彻斯特编码是一种自同步的编码方式，即时钟同步信号就隐藏在数据波形中。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示"1"，从低到高跳变表示"0"。曼彻斯特码在时钟的前半周期和原码相同，后半周期和原码相反。因此用一个数据选择器，在时钟信号为高电平时，选择原码作为曼彻斯特编码的信号，而时钟信号为低电平时，选择原码的反码作为曼彻斯特编码信号即可。采用D触发器MC74F74和74ALS157数据选择器。
有噪声叠加的基带信号经过衰减网络，低通滤波，比较器整流还原成当初的基带信号。FPGA处理器用数字锁相环技术从基带信号中恢复时钟，并用ARM在LCD上完成眼图的绘制和对信号的测量分析工作。
在信噪比较大时，用上述方法即可恢复基带信号时钟，但在信噪比小于1时，使用上述方法已无法恢复时钟。考虑到此信道噪声幅度恒定的特殊性，在大噪声低信噪比时，首先采用包络检波恢复基带信号包络，再用上述方法恢复信号即可。
综上所说：采用有源低通滤波器，由R,C,集成运放设计而成。
一.1.2
方案一：采用模拟锁相环电路，提取时钟，如下图所示。曼彻斯特编码中没有很强的时钟分量。所以硬件锁相环，不易提取时钟。
方案二：数字锁相环
由于曼彻斯特编码的有自同步能力和良好的抗干扰性能，在信噪比较高时可以把曼彻斯特码经过数字锁相环相位同步后作为时钟。
2、针对信道传输特性设计检波方式，降低需要的信噪比
由于信道中引入的噪声为高频等幅噪声，因此在噪声很大而信号很小时，会使信噪比降到1以下。但此时拥有噪声的信号，虽然眼图中眼睛已经闭合，但其包络却是基带信号。因此采用包络检波，可使得在大信号大噪声且信噪比小于1时仍然检测出基带信号，进行解调。
四.4
以上测试能正确提取精确时钟，在LCD上绘制眼图，并测出眼幅度，且在信噪比较低时，使用模拟电路处理信号提取时钟信号，绘制出精度较高，清晰的眼图。有良好的人机交互系统，以及对电路、系统平台的限幅保护功能。达到题目的基本要求，序列发生电路，滤波器设计及增益控制，数字信号处理分析，并且达到题目的发挥要求，对信号曼彻斯特编码，提取时钟增益控制等。
三.2.5
在信噪比较低的情况下，数字信号会被伪随机序列淹没，信号经过滤波器、比较器之后的方波，已经无法提取时钟。本系统中的伪随机序列噪声不同于实际环境中的噪声，伪随机序列的幅度恒定，在噪声较大时，输出噪声的包络就是信号信息，因此利用二极管包络检波法，检出包络，提取时钟，降低信噪比。
三.3
图表12软件流程图
方案二：有源低通滤波器
由无源元件(一般用R和C)和有源器件(如集成运算放大器）组成。这类滤波器的优点是：通带内的信号不仅没有能量损耗，而且还可以放大，负载效应不明显，多级相联时相互影响很小，利用级联的简单方法很容易构成高阶滤波器，并且滤波器的体积小、重量轻、不需要磁屏蔽(由于不使用电感元件）；适应与低频场合。
二
二.1
低通滤波器采用有源Butterworth滤波器，Butterworth滤波器带内平稳，三个滤波器带外衰减不少于40dB/十倍频程；截止频率误差绝对值不大于10％。三个滤波器采用继电器切换。2阶有源低滤波器的设计如下，4阶有源滤波滤波器为2阶有源滤波器级联。
二.2
采用线形移位寄存器发生器来产生。数字信号 序列，采用8位移位寄存器SN74LS164和SN74ALS86异或门产生。SN74LS164最大时钟频率可达35MHz,输出TTL电平。数据率能够满足10~100kbps。在开启时采用按键设置 为高电平，打破死循环。采用FPGA产生时钟频率10~100kbps，按10kbps步进可调。
四.3.5
当信号幅度与伪随即序列幅度比例较大，即信噪比较高时，眼图张开很大，此时眼幅度可达14.4V。
四.3.6
1、自适应量程
因为接收到的信号为单极性大信号上叠加一个大信号噪声，所以信号的变化很大，而且不保持交流零电位。因此在对信号进行采集时，可先去直流，再进行阶梯状衰减，分五个量程1X，2X，3X，5X，10X可保证将信号峰峰值限制在0—3.3V，之后将信号抬升到直流1.65V，以适应DAC的输入范围。在后级经过比较器整流时，采用同样的方式，先去直流再抬升2.5V，以适应比较器的0V/5V输出。同时LCD可显示衰减倍数和精确坐标，并通过测量信号反馈给衰减模块来构成自适应衰减电路从而信号总是处于半量程附近，提高了测量精度并且无需手动选档。
图表6100K低通滤波器
图表7200K低通滤波器
图表8500K低通滤波器
图表9滤波器增益控制电路
三.2.4
由于TTL电平经过放大 的放大，最高可达到20V的电压，再叠加噪声100mV至TTL电平的伪随机序列。接收信号需要经过衰减才能进入FPGA内部的AD采样，显示眼图。同时要测试眼图的幅度，因此必须知道信号衰减的倍数，因此采样多档电阻衰减。首先衰减10倍，信号最大2V，FPGA分析信号的幅度，若较小，则改变衰减倍数。采用10倍，5倍，3倍，2倍多档电阻衰减，有软件分析并且换相应档次。采用FPGA内部AD采样，采样范围为 ，因此衰减前经过交流耦合，衰减之后需要加一级运放抬升电压。在进入FGPA片内AD采样。另一路经过1M低通滤波器，滤掉高频噪声，经过MAX962比较电路，进入FPGA内部，提取时钟。时钟提取比较电路如下图。
二.3
同步提取时钟模块为数字锁相环电路，其包括三个主要部分：鉴相器（DPD）、低通滤波器（DLF）、数控振荡器（DCO），其示意原理图如下所示，
图表2数字锁相环
其中各个模块的结构与原理如下：
超前-滞后型数字鉴相器，其输出一个表示本地估算信号超前或滞后于输入信号的量。假如本地估算信号超前于输入信号，则输出“超前脉冲”，以便利用该“超前脉冲”控制本地估算信号的相位推后。反之，则输出“滞后脉冲”，并使本地估算信号的相位前移，这样隐含在曼彻斯特码中的位时钟就被鉴相器比较了出来。超前一滞后型数字鉴相器可分为积分型和微分型两种。积分型超前一滞后数字鉴相器，结构和硬件实现比较复杂，但具有优良的抗干扰性能。而微分型数字鉴相器结构相对简洁，硬件实现也比较简单，但是它的抗干扰能力比较差。这里采用微分型超前一滞后型数字鉴相器，将抗干扰的任务留给后面的数字滤波器环节实现。