组合电路中的竞争于冒险
探索组合逻辑电路的竞争冒险现象及消除方法

探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用,组合逻辑电路作为数字电路中最简单的一种电路,在电子设备中应用广泛。
然而,在实际应用中,我们常常会遇到一些竞争冒险的问题。
那么,究竟什么是竞争冒险呢?它又是如何产生的呢?如何消除这种现象呢?下面就来一一解答。
一、竞争冒险的定义竞争冒险(Race Hazard)是指输入信号有多条路径到达输出端,而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之,竞争冒险就是同一信号在不同的路径上到达目的地的时间不同,导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制,异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等,就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险,我们有以下几种方法:1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前,可以在较长的信号路径中插入缓冲器,使延时较短的信号路径延迟与较长的信号路径相同的时间,达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候,我们可以设置更为严格的约束条件,使得各个信号路径的延迟时间尽量相近,从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径,或者在架构设计时就考虑到延迟问题,在电路结构设计时保持信号路径相对简单结构,减少信号传输延迟时间。
总之,竞争冒险是组合逻辑电路中不可避免的现象,我们应该在电路设计与实现中充分考虑其存在,采取相应的措施来消除竞争冒险带来的风险和影响。
第五节时序逻辑电路中的竞争-冒险现象

7
第五节 时序逻辑电路中的竞争-冒险现象
移位寄存器中时钟偏移现象
输入
F F1 1D
Q1
F F12 1D
Q 12
F F13 Q 13 1D
F F24 1D
Q 24
C1
C1
C1
C1
CLK CLK CLK1 CLK 2
CLK1 G1
CLK 2 G2
电路图
tpd1
tpd2
时钟信号波形
1K
F F3
为了确保CLK3的上升沿在Q2的新状态稳定建立之后 才到达FF3 ,可以在Q1到CLK3 的传输通道上增加延 迟环节, G1和G2就是作延迟环节用的。
只要G1和G2的传输延迟时间足够长,一定能使Q2的 变化先于CLK3的变化,保证电路按八进制计数循环 正常工作。
上页 下页 返回
6
第五节 时序逻辑电路中的竞争-冒险现象
为了保证触发器可靠地翻转,输入信号和时钟信 号在时间配合上应满足一定的要求。然而当输入 信号和时钟信号同时改变,而且途径不同路径到 达同一触发器时,便产生了竞争。
上页 下页 返回
2
第五节 时序逻辑电路中的竞争-冒险现象
第五节 时序逻辑电路中的竞争-冒险现象
Hale Waihona Puke 五节 时序逻辑电路中的竞争-冒险现象
8
时钟信号偏移有 可能造成移位寄 存器的误动作。
上页 下页 返回
第五节 时序逻辑电路中的竞争-冒险现象
二、防止移位寄存器错移的方法
1D
C1
Q
12
F F12
CLK1
Q 13
1D C1
F F13
CLK 2
接入反相器作延迟环节
组合逻辑电路中的竞争冒险

消除冒险的方法: 1. 加封锁脉冲 2. 加选通脉冲 3. 修改逻辑设计
4. 接入滤波电容 由于尖峰干扰脉冲的宽度很窄,在可能产生尖 峰干扰脉冲的门电路输出端与地之间接入一个容量 为几十皮法的电容就可吸收掉尖峰干扰脉冲。
本章小结
组合逻辑电路指任一时刻的输出仅取决于
该时刻输入信号的取值组合,而与电路原
以逻辑门为基本单元的电路设计,其最简含义 是:逻辑门数目最少,且各个逻辑门输入端的
数目和电路的级数也最少,没有竟争冒险。 以 MSI 组件为基本单元的电路设计,其最简含 义是:MSI 组件个数最少,品种最少,组件之 间的连线最少。
编码器的作用是将具有特定含义的信息编成 相应二进制代码输出,常用的有二进制编码 器、二-十进制编码器和优先编码器。 译码器的作用是将表示特定意义信息的二进 制代码翻译出来,常用的有二进制译码器、 二-十进制译码器和数码显示译码器。
将两式对比只要令数据选择器的输入为:
A1 A, A0 G, D0 R, D1 D2 R , D3 1
则数据选择出逻辑式为: 将给定的逻辑函数式化为与上式对应的形式:
令数据选择器的输入结成如下形式:
A1 A, A0 B, D0 C , D1 1, D2 C , D3 C
尖峰干扰脉冲的现象,称为冒险。 可能导致错误动作
二、竞争冒险的产生原因及消除方法
负尖峰脉冲冒险举例 G1
A Y=A+A G2 Y A 理A 想Y A 考虑门延时 Y 正尖峰脉冲冒险举例
G1 A
1
A G2 理A Y想 Y0 A Y 1tpd
1tpd
1
Y=A· A 考虑门延时
可见,在组合逻辑电路中,当一个门电路(如 G2) 输入两个向相反方向变化的互补信号时,则在输出端 可能会产生尖峰干扰脉冲。
第四章 组合逻辑电路的竞争冒险

3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险,产生的原因不同,消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号(一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1,输入变化瞬间输出0的冒险,称为偏1型冒险。
稳态时输出0,输入变化瞬间输出1的冒险,称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐,适用范围广,对两级(含)以上电路都适用。
注意:不能对函数进行化简。
方法简单,只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件:2、有P个(P≥2)变量同时发生变化;1、输入变量变化前后函数值相同。
即F( I i)=F( I j);3 、由P个变量组合所构成的2P个格,既有1又有0。
例3-14:判断下面卡诺图所示逻辑函数,当输入ABCD从0110→1100,1111→1010,0011→0100,1000→1101变化时,是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定:与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二:在对输出波形边沿要求不高的情况下,可以在输,滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路,在对波形要求较严格时,应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项:只能消除逻辑冒险,而不能消除功能冒险,适用范围有限。
5组合逻辑电路中的竞争冒险

(b)
L A A 1 稳态逻辑关系
竞争产生负尖脉冲:偏1冒险
产生竞争冒险的原因:门电路的传输延迟使同一变量经过 不同路径到达输出端的时间不同。
竞争冒险的危害性:使对脉冲敏感的系统出现误动作。
2 冒险现象的判别方法(分析法) 1) 代数法
分析输入变量的取值情况,看是否存在某些输入变量的特定 取值使表达式出现L=AA 或者L=A+A 例 判断 L AC AB AC 是否存在冒险现象
B=1, A=0时出现L=C+C
AC AB
C 00 01 11 10
0
1
AB
BC
L= BC+ AC +AB
B=1, A=0时出现L=C+C+1
2) 加滤波电容
A
A
&
C
A
1
&
≥1
L
C
1
&
C
C
B
B
(a)
L AC AB AC
L 冒险
(b)
3) 加选通控制 保证输出在输入信号稳定时有效
组合逻辑电路分析与设计小结
3.5 组合逻辑电路中的竞争冒险
1 竞争冒险的意义
竞争: 在组合逻辑电路中,若某个变量通过2条以上的途 径到达输出端,由于每条路径上的延迟时间不同,到达输 出端的时间有先后区别,这一现象叫做竞争。
A
B
1
G1 C
G3
&
G4
&
G2
L
&
冒险: 当某个变量发生变化时,如果真值表所描述的逻辑 关系受到短暂的破坏,并在输出端出现不应有的尖脉冲, 此种情况称为冒险。
组合逻辑电路中的竞争冒险

因此,在实际工作中还要根据实际情况来选择使用。
数字电子技术基础
谢谢观看!
冒险 竞争若使电路输出出现违背逻辑关系的尖峰脉冲(干 扰脉冲或毛刺),即使得真值表所描述的逻辑关系受 到短暂的破坏,产生错误的输出 。
注意
不是所有竞争都会引起错误输出(冒险) ,但在实际 电路中信号的变化快慢有一定随机性,很难预测哪些 信号变化会产生冒险,因此,只能说存在竞争就有可 能产生冒险,这种现象就统称为竞争冒险。
1.修改逻辑设计,增加冗余项或消去互补变量
例 在逻辑函数表达式
中,
当A=C=0时存在1型冒险,若将其展开:
消去互补变量 不会产生冒险。
,则当A=C=0时F恒为0,也
2.引入选通脉冲 在电路中可能产生冒险的门电路上引入一个选通脉
冲控制门打开的时刻,如图
当输入信号发生跳变时,选通脉冲使门电路处于关闭 状态,当输入稳定后,选通脉冲将门打开,避免了冒险。
0型冒险
输出:
同理,变量X也具有竞争能力。由于非门延迟时间的影响, 竞争的结果使输出端出现了一个不该有的负向干扰脉冲, 如图(b)所示,因为干扰脉冲是负向的,所以称为0型冒 险。
2.竞争冒险的判断
(1)代数法。
一般,具有竞争能力的变量,若其表达式具有
的形式,则有可能产生1型冒险;若表达
式具有
的形式,则有可能产生0型冒险。
因此,对于组合逻辑电路,写出函数表达式后,
先找出具有竞争能力的变量,然后求出其他逻辑变量 的取值发生变化时的逻辑函数表达式,根据表达式中
是否出现
或
的形式,来判别是否存在冒
组合逻辑电路中的竞争冒险

组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时,都没有考虑门电路的延迟时间对电路产生的影响。
实际上,从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中,不同通路上门的级数不同,或者门电路平均延迟时间的差异,使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因,可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况,可以建立竞争冒险的概念。
在图中,与门G2的输入是A和两个互补信号。
由于G1的延迟,的下降沿要滞后于A的上升沿,因此在很短的时间间隔内,G2的两个输入端都会出现高电平,致使它的输出出现一个高电平窄脉冲(它是按逻辑设计要求不应出现的干扰脉冲),见图中的波形部分所示。
与门G2的2个输入信号分别由G1和A端两个路径在不同的时刻到达的现象,通常称为竞争,由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示,其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当A和B都为1时,L=1,与C的状态无关。
但是,由波形图可以看出,在C由1变0时,C由0变1有一延迟时间,在这个时间间隔内,G2和G3的输出AC和同时为0,而使输出出现一负跳变的窄脉冲,即冒险现象。
这是产生竞争冒险的原因之一,其他原因这里不作详述。
由以上分析可知,当电路中存在由反相器产生的互补信号,且在互补信。
组合电路中的竞争冒险现象

对
高位对 高位
确定函数输入变量与 数据选择器地址输入
端的对应关系
照
比
较
确定数选器数据输入
端的表达式(0、1、
原变量、反变量)
画连 线图
•13
第四章小结 (3)用其他的中规模组合电路
利用编码器的优先编码功能; 利用比较器的比较输出; 利用全加器的异或运算功能; 利用加法器的求和功能;
应用中规模组件设计电路要注意的问题:
可见,BC=11时,变量A的变化可能使电路产生冒险
。同上,变量C的变化不会使电路产生冒险。
路漫漫其悠远
•5
2、卡诺图识别法
如果代表两个乘积项的圈相切,而相切处又未被其它 包围圈包围,则可能发生冒险现象。
00 01 00 1
10 0
11 10 10
11
如图,图上两卡诺圈相切,当输入变量ABC由011变为111 时,Y从一个包围圈进入另一个包围圈,若把圈外函数值 视为0,则函数值可能按 1- 0 -1 变化,从而出现毛刺。
路漫漫其悠远
•11
第四章小结
–熟练掌握组合逻辑电路的分析方法
(逐级推导法
给)定逻
逻辑表
化简或
列真
逻辑功
辑图
达式
变换
值表 能描述
–熟练掌握组合逻辑电路的设计方法
1、用SSI门电路设计
给定逻 辑功能
逻辑抽象, 得出真值表
列写逻辑 表达式
选择器件类 型和数目
画出逻辑图 2、用MSI组合逻辑器件设计
路漫漫其悠远
然而由于仿真时只能采用标准化的典型参数,有时还要做 一些近似,所以得到的仿真结果与实际电路的工作情况 会有出入。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
由此可得判断竞争-冒险现象的方法是:在一定条件下,能够将输出端的逻辑函数简化成 或 的电路存在着竞争-冒险的现象。
例如,图2所示的电路,输出与输入的逻辑关系式为 ,在B=C=1的条件下,输出与输入的逻辑关系式可化简成 ,由此可得,该电路存在着竞争-冒险的现象。
图6 脉冲取样消除竞争-冒险
图 7 滤波电容法消除竞争-冒险
【结语】:
在数字系统设计中,冒险现象的消除问题是必须要解决的。通过代数法,卡诺图和EDA软件等方法来查找冒险现象都是比较传统的,具有最普遍的意义。在消除冒险方法中,代数法和卡诺图法简便,但局限性比较大,不适合输入变量较多及较复杂的电路;脉冲取样法简单而且不需要增加电路元件就可以从根本上消除毛刺,但要求脉冲与输入信号同步,而且对取样脉冲的宽度,极性,作用时间都有严格的要求;电容滤波法简单易行,但输出电压的波形边沿会随之变形,仅适合对输出波形前、后沿要求不高。因此对于不同的电路应给予不同方法来消除毛刺,从而达到方便易行低成本的目的。
【正文】
一、竞争-冒险的定义
在组合电路中,当逻辑门有两个互补输入信号同时向相反状态变化时,输出端可能产生过渡干扰脉冲的现象,称为竞争冒险。冒险是竞争的必要条件,即有竞争不一定会产生冒险,但有冒险就一定有竞争。
竞争:在组合电路中,同一个门的多个输入端信号同时跳变,或者一个信号经由不同的途径达到同一个门的输入端时间有先有后,这种现象称为竞争。
4、输出端加滤波电容法:
组合电路中由竞争冒险产生的毛刺,一般都是低频分量少而高频分量很丰富的信号,由此,可以在组合电路的输出端添加一积分器(低通滤波器),从而达到通高频阻低频的作用。为了能消除毛刺,必须要正确选择积分电路的时间常数t=RC。时间常数要比毛刺的宽度大,以达到消除毛刺的目的,但也不能太大,以免使信号形状出现不能允许的畸变。R C的值一般都是通过实验的方法来确定的。如 逻辑表达武,逻辑电路见图7(a),在输出端加积分电路后,得到比较平滑的信号,见图7(b)。
组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺,这种冒险是过渡性的,它不会使稳态值偏离正常值,但在时序电路中,冒险是本质的,可导致电路的输出值永远偏离正常值或者发生振荡。
组合逻辑电路的冒险是过渡性冒险,从冒险的波形上,可分为静态冒险和动态冒险。
静态冒险:输入信号变化前后,输出的稳态值是一样的,但在输入信号变化时,输出信号产生了毛刺。若输出的稳态值为0,出现了正的尖脉冲毛刺,称为静态0险象。若输出稳态值为1,出现了负的尖脉冲毛刺,则称为静态1冒险。动态险象(冒险):输入信号变化前后,输出的稳态值不同,并在边沿处出现了毛刺。
在图4所示的电路中,输出与输入的逻辑关系式为 ,在B=C=1的条件下,输出与输入的逻辑关系式可化简成 ,由此可得,该电路也存在着竞争-冒险的现象。
2、代数法:
在TI变量的逻辑函数表达式中,给n一1个变量以特定取值(0或1)后,表达式中仅保留某个具有竞争能力的变量x,使逻辑函数表达式变成x+ 或x· 形式,则可以判断该表达式的电路中存在冒险。
在数字电路中,这种影响称为竞争-冒险,为了消除竞争-冒险对电路工作状态的影响,有必要对电路在瞬态条件下工作的情况进行研究,对可能出现的竞争-冒险现象预先采取措施加以解决,以提高电路工作的可靠性。
竞争与冒险是数字电路中存在的一种现象。由于元器件质量和设备工艺已达到相当高的水平,因而数字电路的故障往往是竞争与冒险引起的,所以要研究它们。在一个复杂的数字电路的设计阶段,就完全预料电路中的竞争与冒险是困难的,有一些要通过实验来检查。下面将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。
2、卡诺图法:
卡诺图法消除竞争冒险实质上和代数法是一致的,应根据条件卡诺圈的相切处,只要增加一些卡诺圈将两个互不搭接的卡诺图一—搭接起来,就可已实现消除冒险的目的,所以卡诺图法也叫增加多余项法。
3、取样脉冲法:
一般来说,多个输入发生状态变化时,冒险是难以消除的,当组合电路的冒险影响了整个系统的工作时,可以用取样的方法解决。取样脉冲仅在输出处于稳定值的期间到来,以保证输出正确的结果,在没有取样脉冲期间,输出的信息是无效的。如图6(a)所示的逻辑电路,p的高电平出现在电路到达稳定状态以后,所以 每个门的输出都不会出现尖峰脉冲。但需注意,这时 正常的输出信号将变成脉冲信号,而且它们的宽度与取样脉冲相同。
图 1
四、竞争-冒险的判定:
1、在输入逻辑变量每次只有一个改变状态的简单情况下,可通过函数式来判断电路是否存在竞争-冒险现象。
图 2
图 3A由0-1时,产生了一脉宽小于40ns的负脉冲
图4
图5A从0-1时,出现了一个小于40ns的正脉冲
在图2、4所示的电路中,设输出端门电路两个输入端的信号是同一个输入信号A,经过不同的传输途径来的A和 信号,则输出信号为 ,或 。
5、计算机辅助分析法:
代数法和卡诺图法虽然简单,但有很大的局限性,因为实际的逻辑电路输入变量通常会比较多,并且有可能多个输入变量同时发生变化。在这种情况下,很难利用上述的方法判断所有的冒险现象。计算机辅助分析法是通过在计算机上运行数字电路的模拟程序,迅速地查找到电路中的冒险现象,例如EDA软件和某些基于功能仿真的算法。
3、卡诺图法:
在逻辑函数的卡诺图中,函数的每个与项(或项)对应卡诺图上一个卡诺圈,若两个卡诺图相切,则相切处将会发生冒险。
4、实验法:
实验法是检验电路是否存在冒险现象的最有效、最可靠的方法。它是利用实验手段检查冒险的方法,即在逻辑电路的输入端,加入信号所有可能的组合状态,用逻辑分析仪或示波器,捕捉出可能出现的冒险现象。这种方法,虽然有点繁琐,但却是最可靠的方法。
从引起冒险的具体原因上,冒险可以分为函数冒险和逻辑冒险。函数冒险是逻辑函数本身固有的,当多个输入变量发生变化时,常常会发生逻辑冒险。避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化,或者采用取样的办法。
单个输入变量改变时,不会发生函数冒险,但电路设计不合适时,仍会出现逻辑冒险。通过精心设计,修改电路的结构,可以消除逻辑冒险。
数字电路研讨报告
--组合电路中竞争和冒险的讨论
学院:电子信息工程学院
组合电路中竞争和冒险的讨论
【前言】
在前面讨论电路的逻辑关系时,仅仅考虑电路处在稳态条件下的工作情况,没有考虑信号在转换瞬间电路传输信号的速度对电路工作状态的影响。实际上这种影响是存在的,不可忽视的。例如,电路工作速度和最高工作频率受到限制,导致电路无法正常工作。
五、消除竞争-冒险的方法:
当逻辑电路中出现冒险现象时,可能会对电路的正常工作造成极大的不利,此时必须设法消除冒险现象。常用的消除冒险现象的方法也有四种,即代数法、卡诺图法、取样脉冲法、输出端加滤波电容法。
1、代数法:
逻辑表达式 ,当B=C=l时,可改写为 ,存在冒险现象,此时若在 式中加上-“l”电平,便可以消除冒险。而且这个l电平必须是出现冒险瞬间时输入的“l”电平,这样不影响 逻辑关系的与项才行。
冒险:由于逻辑门因竞争而导致输出产生不应有的尖峰干扰脉冲(又称过渡干扰脉冲)的瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲,常称其为毛刺。
二、竞争-冒险的分类
当一个门的输入有两个或两个以上的变量发生改变时,由于这些变量是经过不同路径产生的,使得它们状态改变的时刻有先有后,这种时差引起的现象称为竞争(Race)。临界竞争:竞争的结果若导致冒险或险象(Hazard)发生(例如毛刺),并造成错误的后果。非临界竞争:若竞争的结果没有导致冒险发生,或虽有冒险发生,但不影响系统的工作。
三、产生竞争-冒险的原因
通过具体事例分析竞争-冒险的产生原因:
在图1(a)所示的2输入与门电路中,无论是A=1,B=0,或是A=0,B=1,在稳态时输出Y都等于0。现在来讨论当A输入信号从高电平“1”向低电平“0”跳变的同时,B输入信号从低电平“0”向高电平“1”跳变,输出信号Y瞬态的输出波形。
当电路对输入信号跳变情况的传输速度相同时,输出波形保持低电平。当电路对输入信号跳变情况的传输速度不相同时,A输入信号还没有降到UIL(max)以下,B输入信号已经跳到UIL(max)以 上,在这个瞬间两输入信号同为“1”,输出信号Y也是1,出现了如图1(a)所示的正尖波信号,因该信号违反了稳态条件下与门电路的逻辑关系,所以,该信号为不受欢迎的干扰信号。同理也可讨论图1(b)所示的或门电路在瞬态出现的负尖波信号。这些干扰信号统称为电压毛刺或噪声。
通过这次研究型教学,我们更清晰的了解了竞争冒险的相关知识,同时也认识到,课本上的知识虽然清晰明了,但是通过自己检索、搜集资料进行学习的过程会令我们对知识的认识更加深刻,难忘。