西北工业大学课件 时序电路(5)序列信号发生器
《信号发生器》PPT课件 (2)
频率范围
30kHz以下 30 kHz～300 kHz 300 kHz～6 MHz 6 MHz～30 MHz 30 MHz～300 MHz 300 MHz～3000 MHz
主要应用领域
电声学、声纳 电报通讯 无线电广播 广播、电报 电视、调频广播、导航 雷达、导航、气象
第3章 信号发生器
2．按输出波形分类 根据使用要求，信号发生器可以输出不．同波形 的信号，图3.1—2是其中几种典型波形。按照输出信号 的波形特性，信号发生器可分为正弦信号发生器和非 正弦信号发生器。非正弦信号发生器又可包括：脉冲 信号发生器、函数信号发生器、扫频信号发生器、数 字序列信号发生器、图形信号发生器、噪声信号发生 器等.
第3章 信号发生器
三、信号发生器的基本构成 虽然各类信号发生器产生信号的方法及功能各有 不同，但其基本的构成一般都可用图3．1—3的框图描 述，下面对框图中各个部分作扼要介绍.振荡器：振荡 器是信号发生器的核心部分，由它产生不同频率、不 同波形的信号。产生不同频段、不同波形信号的振荡 器原理、结构差别很大。
第3章 信号发生器
图3.1—1 测试信号发生器
第3章 信号发生器
二、信号发生器的分类 信号发生器应用广泛，种类型号繁多，性能各异， 分类方法也不尽一致，下面介绍几种常见的分类。 l.按频率范围分类 按照输出信号的频率范围，有表3.1—1所示的划分。
第3章 信号发生器
表3.1—1
名称
超低频信号发生器 低频信号发生器 视频信号发生器 高频信号发生器 甚高频信号发生器 超高频信号发生器
第3章 信号发生器
第3章 信号发生器
3.1 信号发生器概述 3.2 正弦信号发生器的性能指标 3.3 低频信号发生器 3.4 射频信号发生器 3.5 扫频信号发生器 3.6 脉冲信号发生器 3.7 噪声发生器 习题三
序列信号发生器的分析与研究
序列信号发生器的分析与研究摘要信号发生器用来产生频率为20Hz～200kHz的正弦信号（低频）。
除具有电压输出外，有的还有功率输出。
所以用途十分广泛，可用于测试或检修各种电子仪器设备中的低频放大器的频率特性、增益、通频带，也可用作高频信号发生器的外调制信号源。
另外，在校准电子电压表时，它可提供交流信号电压。
在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，我们通常把这种串行数字信号叫做序列信号。
而产生序列信号的电路则称为序列信号发生器。
本文主要是通过序列信号发生器的原理、产生方式和分类，以及对电路进行设计仿真等几方面阐述了序列信号发生器分析与研究关键词：序列信号发生器电路仿真移位寄存器目录1、绪论·····················- 1 -1.1、信号发生器的简介：················- 1 -1.1.1、信号发生器简介：················· - 1 -1.1.2、信号发生器的工作原理：·············· - 1 -1.1.3、信号发生器的结构················· - 1 -1.1.4、信号发生器的分类················· - 2 -1.1.5、信号发生器的应用：················ - 2 -2、序列发生器的分析：················- 4 -2.1、序列信号发生器的介绍···············- 4 -2.2、序列信号发生器的工作原理：············- 4 -2.3、序列信号发生器的分类：··············- 4 -2.3.1、移位型序列信号发生器··············· - 4 -2.3.2、计数型序列信号发生器··············· - 5 -3、序列信号发生器的设计···············- 7 -3.1、序列信号发生器的设计：··············- 7 -3.2、序列信号发生器的实现步骤·············- 7 -3.3、器件及相关介绍：················- 13 -3.3.1、所用器件：···················- 13 -3.3.2、所用器件的介绍：················- 13 -4、结论····················- 21 -致谢·····················- 22 -参考资料···················- 23 -1、绪论1.1、信号发生器的简介：1.1.1、信号发生器简介：凡是产生测试信号的仪器，统称为信号源，也称为信号发生器，它用于产生被测电路所需特定参数的电测试信号。
《信号发生器》PPT课件
3
2021/1/11
参数化与门 参数化三态缓冲器 参数化组合逻辑移位器 参数化常数产生器 参数化译码器 参数化反向器 参数化多路选择器 参数化总线选择器 多路选择器 参数化或门 参数化异或门
LPM库单元
4 2021/1/11
存储器模块
lpm_ff lpm_latch lpm_ram_dq lpm_ram_io lpm_rom lpm_shitreg csfifo csdpram
原理图
19 2021/1/11
频率控 制字
累加器
相位控 制字
相位寄 存器
加法器
正弦查 找表
DAC
打开图形编辑器，双击图形编辑器编辑区
中需要插入图元的地方，打开Enter Symbol
对话框 ，选择相应的LPM库。图形编辑器
的插入点将显示lpm_counter库单元的图形
符号。
LPM库的使用
8 2021/1/11
设定端口参数
9 2021/1/11
仿真结果
10 2021/1/11
11 2021/1/11
ADC0809控制电路
ADC0809控制电路
12 2021/1/11
ADC0809的硬件连线
ADC0809的引脚
ad_a
ad_b
ad_c 输入
IN0
clk
ST/ALE
输出
EOC D7~D0
信号
全部接“0”，选择通道0(IN0)
接模拟信号 转换频率，接实验板晶振8脚(16KHz) 接由FPGA产生的启动控制信号 悬空 接入单片机的P1口
2021/1/11
USE ieee.std_logic_1164.all;
第1章 绪 论西北工业大学微机原理PPT课件
17
1.2.7 基本逻辑电路
第一章 绪论
逻辑函数：Y=F（A，B）
（一）基本逻辑门电路（高电平表示逻辑“1”，低电平表示逻辑“0”）
A
&
Y
B
（与门）
A
≥1
Y
B
（或门）
A
&
Y
B
（与非门）
A
≥1
Y
B
（或非门）
A
1
A
Y
－1
Y
B
（非门）
（异或门）
18
第一章 绪论
提问与回答
用思想传递正能量
19
第一章 绪论
对任何一个数，若阶码j总是固定不变的，则把这种表示法称为 数的定点表示。
如果阶码j可以取不同的值，则把这种表示称为数的浮点表示。
14
1. 定点表示
第一章 绪论
若定点计算机的阶码j＝0，则该定点数只能是小数，其表示 的格式为:
数符. 数值
小数点的位置在符号位与尾数部分最高位之间。
若为8位机,其能表示的数的范围:－0.1111111B～＋0.1111111B
2
1.1 概 述
1.1.1 微型计算机的发展
1.1.2 微型计算机的特点
1、体积小、重量轻、功耗低
2、价格便宜
3、可靠性高
4、功能强、使用方便
5、维护方便
1.1.3 微型计算机的字长
字节 字
字长
第一章 绪论
3
1.2 运算基础
第一章 绪论
1.2.1 进位计数制
进位计数制 基数 位权
如：10011101B 1234/1234D
1．对于正数： 符号位用0表示，数字位同真值。 2．对于负数： 符号位用1表示，数字位为真值按位取反。
序列信号发生器课件
数字电路与系统东南大学信息科学与工程学院第七章常用时序逻辑电路模块及应用寄存器和移位寄存器计数器序列信号发生器◆在数字系统测试和数字信号传输时，会用到一些串行的周期性数字信号，这种串行的周期性数字信号称为序列信号；◆序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号；◆在序列信号的一个周期中，包含的二进制数据位数称为序列长度；◆能产生序列信号的电路称为序列信号发生器；◆序列信号发生器的设计分为两种情况：给定序列信号设计电路；给定序列长度设计电路；给定序列信号设计电路：◆对于给定的序列信号，设计发生器电路一般有两种结构：⏹计数型序列信号发生器；⏹移存型序列信号发生器；（1）计数型序列信号发生器◆计数型序列信号发生器的结构如图：◆计数型序列信号发生器特点是：所产生的序列信号的长度等于计数器的模值，并可根据需要产生一个或多个序列信号；计数型序列信号发生器的设计方法：◆首先构成与序列长度P相同的一个模P计数器；◆选择适当的数据选择器，把要产生的序列按规定的顺序加在数据选择器的数据输入端；◆地址输入端与计数器的输出端适当地连接在一起；◆还可以把输出序列作为计数器的输出，也就是在计数器的基础上增加一个输出函数，输出所需要的序列；例：计数器74161和数据选择器构成一个01100011序列发生器；◆由于序列长度P=8，74161构成模8计数器；◆数据选择器产生序列；◆如图：逻辑图：◆用74161及门电路构成的01010序列信号发生器及状态表◆在这里，Z的输出没有采用最简表达式Q0，是因为如果采用Q0，就会存在100变为101短暂的时刻在输出上出现毛刺（为什么？）（2）移存型序列信号发生器◆移存型序列信号发生器结构如图；◆它是以移位寄存器作为存储器件，移位寄存器的级数n应该满足2n大于等于序列长度；例：用移位寄存器构成的“00010111”序列信号发生器，该序列是左边0先输出，1最后输出。
◆序列信号长度为8，至少应该使用3位移位寄存器；◆我们把移位寄存器的工作状态列出来：序列发生器的状态转移表：例：用移位寄存器构成的“000101”序列信号发生器；◆给定的序列长度为6，因此，移位寄存器的位数应该大于等于3；◆如果选3，列状态转移表如右图所示：◆可以看出，当状态为010时，有两种转移：101和100；◆因此，必须增加移位寄存器的位数，取4；◆状态转移为：◆状态转移表◆逻辑图已知序列长度设计序列信号发生器：◆M序列码发生器是一种反馈移位型结构的电路，它由n位移位寄存器加异或反馈网络组成，其序列长度M＝2n-1；◆只有一个多余状态，即全0状态，所以称为最长线性序列码发生器；◆由于其结构已定型，且反馈函数和连接形式都有一定的规律，因此利用查表的方式就可以设计出M序列码发生器电路；◆部分M序列码的反馈函数F和移位寄存器位数n的对应见下页表；◆给定一个序列信号长度M，根据M＝2n-1求出n；相应的反馈函数F；◆M序列的反馈函数表：例：采用双向移位寄存器74194设计产生M=7的M序列码◆根据M=2n-1，确定n=3；◆再查表可得反馈函数F=Q2⊕Q3；◆在74194中是Q1⊕Q2逻辑图为：逻辑图修改为：7.3 序列信号发生器②利用全0 状态重新置数，从而实现自启动：◆设计M序列码发生器的关键在于查表获得反馈函数，在设计的时候需要注意全0项的处理；◆加全0 校正项和利用全0 状态置数可以保证电路的自启动性。
最新计算机组成原理ThePrincipleofComputerppt课件
ThePrincipleofComputerppt 课件
第6章 控制系统与CPU
6.1控制器概述 6.2控制器的控制方式与时序系统 6.3CPU的总体结构 6.4模型机的总体结构 6.5组合逻辑控制器设计 6.6微程序控制器设计 6.7流水线处理技术 6.8CPU举例
计算机组成原理
西北工业大学计算机学院
与组合逻辑型本质相同，工艺不同；
用大规模集成电路(LSI)来实现。
计算机组成原理
西北工业大学计算机学院
13
6.2控制器的控制方式与时序系统
6.2.1控制方式 6.2.2时序系统
计算机组成原理
西北工业大学计算机学院
14
பைடு நூலகம்
6.2.1 控制方式
如何形成控制不同微操作序列的时序控制信号的方法， 称为控制器的控制方式。控制方式通常分为同步控制方式、 异步控制方式、同异步联合控制方式三类。
则，用逻辑门电路实现；速度快。
不规整，可靠性低，不易修改和扩充，造价高。
(2)存储逻辑型（微程序控制逻辑法）
将程序设计的思想方法引入控制器的控制逻辑；
将各种操作控制信号以编码信息字的形式存入控制存储
器中（CM）；
一条机器指令对应一道微程序，机器指令执行的过程就
是微程序执行的过程。
(3) 组合逻辑和存储逻辑结合型（可编程逻辑阵列(PLA)法）
优点：指令的运行效率高；
缺点：控制线路比较复杂。
异步工作方式一般采用两条定时控制线来实现。我们把这
两条线称为“请求”线和“回答”线。当系统中两个部件
A和B进行数据交换时，若A发出“请求”信号，则必须有
B的“回答”信号进行应答，这次操作才是有效的，否则
序列信号发生器
Q2* Q1Q0 Q2 00 01 11 10
0
1
11
dd
D2=Q2Q0'+Q1Q0
Y Q1Q0 Q2 00 01 11 10
01 1 1
1
dd
Y=Q2'Q1'+Q1Q0
11
3.1 利用D 触发器设计一个 110100序列信号发生器
5、检查电路的自启动能力
000
001
010
101 电路是自启动的.
100
011
111
6、得到电路图 (略)
110
12
3.2 用计数器和多路复用器器构成序列信号发生器
方法： 1）如果序列长度为 L ，则将计数器接成 L 进制的计数
器：“n1— n1+L”( 置数法或清零法） 2）将多路复用器的数据输入“ D n1— D n1+L ”接成要
产生序列的信号。 3）将计数器的输出端接到多路复用器的地址输入端。
0100 0010
有效状态
CLOCK
74x194的任何一位Q 输出（如Q0） 都可以实现“100ห้องสมุดไป่ตู้”序列。
Q0 Q1 Q2 Q3
4
2. 用扭环计数器设计“11110000” 序列发生器
CLK Q0
Q1 Q2
Q3
0000
0001
0011
0111 有效圈
1000 1100 1110 1111
5
? 利用扭环计数器构成“11110000”序列发生器
3）再根据状态图画出状态转换表，求出左移时最低位输入的卡 诺图，并求出其表达式。如果有无关项，还要求检察电路的自
启动能力。
4）根据最低位输入表达式，用分立门电路，或者译码器，或者 多路复用器实现反馈输入的组合电路。
西北工业大学课件 时序电路(5)序列信号发生器
Z 2 (Q2 , Q1 , Q0 ) = ∑ m(1,3, 4)
Q3 Q2 Q1 Q0 Z1 Z2 0 0 0 0 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 0 Z1循环输出 110101 的序列信号 Z2循环输出 010110 的序列信号
74LS151
1
分析工作特点：
194右移，151地址为Q2Q1Q0，其输出反 馈送DSR，输出由Q3给出。
注意 A2A1A0顺序 DSR Q0 Q1 Q2 Q3
1
Z DSR Q0 Q1 Q2 Q0 D1 D2 D3
CP
1
1 0 1 1 1 0 1 0 0 0 1
DR
Q0
Q1
Q2
110 111
100 011
能 自 启 动
2.中规模实现：
CP
1 1
CP
0 1 Y 2 MUX 3 EN
1 1
≥1
A0 A1
1
移存型序列信号发生器只能产生一组序列信号，如 果要同时产生多组序列信号，可以采用计数型序列信号 发生器。 计数型序列信号发生器是在计数器的基础上加适当 的反馈网络构成。要实现序列长度为M的序列信号发生 器，其设计步骤为： ★ ★ 先设计一个计数模置为M的计数器。 再令计数器每一个状态输出符合序列信号要求。
在移位寄存器的基础上加反馈网络形成移存型序列信 号发生器。先设计移位寄存器，再设计反馈网络。 例：设计产生序列信号11000的发生器电路。 解：首先判断序列长度M,若n位移位寄存器最多可产生长 度M=2n的序列,依此确定移位寄存器位数. 状态划分： CP Q2Q1Q0 DR 1100011000 0 0 1 1 0 1 1 0 0 0 2 1 0 0 0 3 0 0 1 1 4 0 1 1 0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 1 0 1 1 1 0 1 0 0 0
0 0 1 0 1 1 1 0 1 0 0
0 0 0 1 0 1 1 1 0 1 0
0 0 0 0 1 0 1 1 1 0 1
Z循环输出 0001011101 的序列信号
例：求电路的输出序列信号。 74161接成六进制计数器 Q2Q1Q0=A2A1A0 Z1 (Q2 , Q1 , Q0 ) = ∑ m(0,1,3,5)
Z 2 (Q2 , Q1 , Q0 ) = ∑ m(1,3, 4)
Q3 Q2 Q1 Q0 Z1 Z2 0 0 0 0 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 0 Z1循环输出 110101 的序列信号 Z2循环输出 010110 的序列信号
X X X X
X X 1 1
0 1 1 0
0 1 0 0
D0~D3=1 D5=0 D4,D6,D7=Q0
Q3 Q2 Q1 00 01 11 10 0 1
X X X 1
Q0 Q0 Q0 0
☆ 最后画出逻辑电路图。
Q3Q2Q1=A2A1A0
A0 A1 A2 0 0 1 G7 2 Y 3 4 MUX 5 6 7
CP Q2Q1Q0 0 1 1 0 1 1 0 0 2 0 0 0 3 0 0 1 4 0 1 1 1 1 0 5 1.小规模实现：
DR 0 0 1 1 0
确定右移位逻辑表达式
DR
Q2 Q1 Q0 00 01 11 10 0 1
1 1 × × ×
DR=Q2Q1
检查是否自启动.
010
Q3Q2Q2
110 111
100 011
能 自 启 动
2.中规模实现：
CP
1 1
CP
0 1 Y 2 MUX 3 EN
1 1
≥1
A0 A1
1
移存型序列信号发生器只能产生一组序列信号，如 果要同时产生多组序列信号，可以采用计数型序列信号 发生器。 计数型序列信号发生器是在计数器的基础上加适当 的反馈网络构成。要实现序列长度为M的序列信号发生 器，其设计步骤为： ★ ★ 先设计一个计数模置为M的计数器。 再令计数器每一个状态输出符合序列信号要求。
什么是序列信号？ 序列信号是把一组0、1数码按一定规则顺序排列的串行信 号，可以做同步信号、地址码、数据等，也可以做控制信号。 这一节非常重要，是中规模集成电路的综合运用。 & 一、移存型序列信号发生器 S S 1、移存型序列信号发生器的原理 Q D Q D Q D 3 2 1 移存型序列信号发生器由两部 Q Q R 分组成： CP ☆ 移位寄存器 ☆ 组合电路 组 合 电 路 的 输 出 做 移 位 寄 存 器 的 输 入，也是反馈电路，只要有反馈，寄 存器就可以计数。
0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 1 0 1
1 0 1 0 0 0 1 0 1
变量数大于地址数要进行降 01 维，Q0作记图变量。
11 10
00
令：Q3Q2Q1=A2A1A0
将降维卡诺图与8选1数据 选择器卡诺图相比较得出：
1
ET EP
1
Q3 Q2 Q1 Q 0 C
1
F
D0~D3=1 D5=0 D4,D6,D7=Q0
RD
CP
74161
D3 D2 D1 D0
0 1 1 0
LD
0
计数器在0110~1111之间循环计数， F循环输出1101000101序列信号。
例：列出电路状态转换图（表），求电路的输出序列信号。
7 6 5 4 Y 3 2 1 0 0 G7 A0 A1 A2 S
★ 根据计数器状态转换关系和序列信号要求设计输出 组合网络。
例：设计产生序列信号1101000101，1101000101，┄的计数型序 列信号发生器电路。要求用74161和8选1数据选择器实现。 解：先用74161反馈置数法设计M10计数器。 ☆ 令计数器每一个状态与一位序列信号相对 Q3 Q2 Q1 Q0 F 应。 Q3 Q2 1 0 1 0 1 Q1 Q0 00 01 11 10 ☆ 画出实现F的卡诺图。
74LS151
1
分析工作特点：
194右移，151地址为Q2Q1Q0，其输出反 馈送DSR，输出由Q3给出。
注意 A2A1A0顺序 DSR Q0 Q1 Q2 Q3
1
Z DSR Q0 Q1 Q2 Q3 S1 DSL 74LS194 S0 RD CP D0 D1 D2 D3
CP
1
1 0 1 1 1 0 1 0 0 0 1
0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 1 0 1
1 0 1 0 0 0 1 0 1
变量数大于地址数要进行降 01 维，Q0作记图变量。
11 10
00
令：Q3Q2Q1=A3A2A1
将降维卡诺图与8选1数据 选择器卡诺图相比较得出：
在移位寄存器的基础上加反馈网络形成移存型序列信 号发生器。先设计移位寄存器，再设计反馈网络。 例：设计产生序列信号11000的发生器电路。 解：首先判断序列长度M,若n位移位寄存器最多可产生长 度M=2n的序列,依此确定移位寄存器位数. 状态划分： CP Q2Q1Q0 DR 1100011000 0 0 1 1 0 1 1 0 0 0 2 1 0 0 0 3 0 0 1 1 4 0 1 1 0
X X X X
X X 1 1
0 1 1 0
0 1 0 0
D0~D3=1 D5=0 D4,D6,D7=Q0
Q3 Q2 Q1 00 01 11 10 0 1
X X X 1
Q0 Q0 Q0 0
例：设计产生序列信号1101000101，1101000101，┄的计数型序 列信号发生器电路。要求用74161和8选1数据选择器实现。 解：先用74161反馈置数法设计M10计数器。 ☆ 令计数器每一个状态与一位序列信号相对 Q3 Q2 Q1 Q0 F 应。 Q3 Q2 1 0 1 0 1 Q1 Q0 00 01 11 10 ☆ 画出实现F的卡诺图。