计算机组成原理寄存器实验
计算机组成原理--实验报告
实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：- 1 -实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：- 2 -系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H- 3 -置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。
２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
实验2：R0，R1，R2，R3 寄存器实验连接线表- 4 -将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。
计算机组成原理实验2.1总线与寄存器
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验（一Fra bibliotek总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
计算机寄存器实验报告
一、实验目的1. 理解计算机寄存器的概念、作用和分类；2. 掌握寄存器在计算机系统中的基本操作；3. 熟悉寄存器的控制信号及其工作原理；4. 培养实验操作能力和分析问题能力。
二、实验环境1. 实验设备：计算机组成原理实验箱、计算机、Proteus仿真软件；2. 实验软件：Proteus仿真软件、模型机仿真软件；3. 实验环境：实验室。
三、实验内容1. 寄存器基本概念及分类；2. 寄存器操作实验；3. 寄存器控制信号实验；4. 寄存器在计算机系统中的应用实验。
四、实验步骤1. 寄存器基本概念及分类实验（1）打开Proteus仿真软件，创建一个新的项目；（2）在项目中选择计算机组成原理实验箱中的寄存器模块；（3）观察寄存器的结构，了解寄存器的分类（如累加器、寄存器组、地址寄存器等）；（4）总结寄存器的作用，如暂存数据、控制指令等。
2. 寄存器操作实验（1）在Proteus仿真软件中，搭建一个简单的寄存器操作电路；（2）设置输入数据，观察寄存器的输出；（3）通过改变输入数据，验证寄存器的存储功能；（4）总结寄存器操作的基本步骤。
3. 寄存器控制信号实验（1）在Proteus仿真软件中，搭建一个包含控制信号的寄存器电路；（2）观察控制信号对寄存器操作的影响；（3）通过改变控制信号，验证寄存器的读写功能；（4）总结寄存器控制信号的作用和意义。
4. 寄存器在计算机系统中的应用实验（1）在Proteus仿真软件中，搭建一个简单的计算机系统电路；（2）观察寄存器在计算机系统中的操作过程；（3）分析寄存器在计算机系统中的作用，如数据暂存、指令控制等；（4）总结寄存器在计算机系统中的应用。
五、实验结果与分析1. 通过实验，掌握了寄存器的基本概念、作用和分类；2. 熟悉了寄存器的操作过程，包括输入、输出、读写等；3. 了解寄存器控制信号的作用，以及它们对寄存器操作的影响；4. 分析了寄存器在计算机系统中的应用，如数据暂存、指令控制等。
计算机组成原理实验报告实验232寄存器实验
计算机组成原理实验报告实验232寄存器实验实验目的：1.了解寄存器在计算机中的作用和应用；2.掌握寄存器的基本操作和控制方法；3.学习寄存器的工作原理和内部结构。
实验仪器和材料：1.计算机模拟实验平台；2.VHDL语言编程软件；3.FPGA开发板。
实验原理：寄存器是一种用于存储数据的硬件设备，它通常用于暂时保存和传输计算机中的数据。
在计算机系统中，寄存器可用于存储指令、数据或者地址等信息，其快速的读写速度使得计算机能够高效地进行数据处理和运算。
在本次实验中，我们将设计一个4位寄存器，并实现对该寄存器的读写操作。
该寄存器的位数为4位，即可以存储4位的二进制数据。
通过在FPGA开发板上搭建实验电路，连接到计算机模拟实验平台，可以利用VHDL语言编程实现该寄存器的逻辑功能。
实验步骤：1. 使用VHDL编程软件，创建一个新的工程，并添加寄存器的顶层模块。
创建一个四位宽的输入端input_data，并添加一个时钟输入端clk。
2. 在顶层模块中，将input_data输入到四个触发器模块中。
每个触发器模块使用D触发器，其中D输入端连接到input_data，时钟输入端连接到clk。
触发器的输出端连接到对应的输出端。
3. 添加一个使能端enable，并将其连接到所有的触发器的使能输入端。
设置enable为高电平时，寄存器工作；设置enable为低电平时，寄存器不工作。
4. 添加一个读写控制端rw，并将其连接到一个二选一的多路选择器模块。
该模块的两个输入端分别连接到时钟输入端和输出端，而读写控制端rw作为多路选择器的控制输入端。
多路选择器的输出端连接到所有的触发器的时钟输入端。
5. 添加一个四位宽的输出端output_data，并将其连接到四个触发器的输出端，作为寄存器的输出。
实验结果与分析：通过在计算机模拟实验平台上进行仿真与调试，我们得到了寄存器的实际控制和输出结果。
经过多组实验数据的观察与比较，可以发现寄存器能够实现数据的暂存和传输功能。
计算机组成原理实验报告_存储系统设计实验
实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。
能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。
二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。
现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。
a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。
b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。
c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。
4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。
芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。
地址范围都一样：0x0000～0x3FFF。
b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。
HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。
c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。
计算机组成原理 实验二 八位寄存器 实验报告
实验报告成绩课程名称计算机组成原理指导教师实验日期院(系) 计算机科学与技术学院专业班级实验地点学生姓名学号同组人实验项目名称实验二八位寄存器一、实验目的和要求实验目的：1.了解寄存器的工作原理和构成；2.熟悉 EDA 工具软件的使用方法。
实验要求：1.电源选用+5V，注意D触发器的置0端和置1端必须接高电平，即+5V电源。
否则D触发器工作不正常。
2. D触发器可以选用 74LS74（7474 也可），其逻辑符号（图中SD为置1端，接低电平有效；图中CD为置0端，接低电平有效；CP为脉冲）。
二、实验原理设计一个八位寄存器,该寄存器具有一个时钟输入端CLK，一个复位端RE，八个并行数据输入端d7,d6,…d0和八个数据输出端q7,q6,…q0，当时钟脉冲到来时,并行数据输入端的数据被送入寄存器中。
寄存器框图如图所示。
三、主要仪器设备1.操作系统为WINDOWS的计算机一台；2.数字逻辑与计算机组成原理实验箱一台；3.基本D触发器7474。
四、实验方法与步骤1. 原理图输入：采用图形输入法在计算机上完成实验电路的原理图输入。
2. 管脚定义：根据硬件实验平台资源示意图和附录一“平台资源和FPGA引脚连接表”完成原理图中输入、输出管脚的定义。
将寄存器的输出q7－q0分别锁定在LD7－LD0上。
将寄存器的输入d7－d0分别锁定在K7－K0上。
将寄存器的输入脉冲CLK锁定在单脉冲(Pin 132引脚)上。
3.原理图编译、适配和下载：在QuartusⅡ环境中选择EP2C8Q208C8器件，进行原理图的编译和适配，无误后完成下载。
4.功能测试：改变K7－K0的状态，按动一次单脉冲键，LD7－LD0的显示将与K7－K0相对应，若有错则重新调试。
5.生成元件符号。
五、实验结果分析六、实验心得通过本次实验，了解了寄存器的工作原理和构成；熟悉了EDA工具软件的使用方法。
在实验中，用一个锁定在开关k8上的输入端用来控制置0端，我认为VCC也需要使用一个输入端表示，否则在引脚分配时无法对VCC进行分配。
计算机组成原理实验报告-寄存器实验
千里之行，始于足下。
计算机组成原理实验报告-寄存器实验计算机组成原理实验报告-寄存器实验》一、实验目的本次实验旨在通过设计和实现一个基本的寄存器，加深对计算机组成原理中寄存器的理解，并掌握寄存器在计算机中的应用。
二、实验设备及软件1. 实验设备：计算机2. 实验软件：模拟器软件Mars3. 实验材料：电路图、线缆、元器件三、实验原理寄存器是计算机的一种重要组成部分，用于存储数据和指令。
一个基本的寄存器通常由一组触发器组成，可以存储多个位的信息。
本实验中，我们需要设计一个16位的寄存器。
四、实验步骤1. 确定寄存器的结构和位数：根据实验要求，我们需要设计一个16位的寄存器。
根据设计要求，选择合适的触发器和其他元器件。
2. 组装寄存器电路：根据电路图，将选择好的元器件按照电路图连接起来。
3. 连接电路与计算机：使用线缆将寄存器电路连接到计算机的相应接口上。
4. 编写程序：打开Mars模拟器软件，编写程序来测试寄存器的功能。
可以编写一段简单的程序，将数据写入寄存器并读取出来，以验证寄存器的正确性。
5. 运行程序并测试：将编写好的程序加载到Mars模拟器中，并运行程序，观察寄存器的输出和模拟器的运行结果。
第1页/共3页锲而不舍，金石可镂。
五、实验结果在本次实验中，我们成功设计和实现了一个16位的寄存器，并进行了相关测试。
经过多次测试，寄存器的功能和性能良好，能够准确地存储和读取数据。
六、实验心得通过本次实验，我对寄存器的结构和工作原理有了更深入的了解。
寄存器作为计算机的一种重要组成部分，起着存储和传输数据的作用。
通过实际操作和测试，我更加清楚了寄存器在计算机中的应用和重要性。
在实验过程中，我遇到了一些问题，如电路连接不稳定、程序错误等，但通过仔细检查和调试，最终解决了这些问题。
这次实验也让我深刻体会到了学习计算机组成原理的重要性，只有深入理解原理并通过实践运用，才能真正掌握计算机的工作原理和能力。
通过这个实验，我有了更深入的认识和理解，对计算机组成原理的学习也更加系统和完整。
计算机组成原理第一次实验报告
K20
K19
K18
K17
K16
0
1
0
1
0
1
0
1
置控制信号：
K11（RRD）
K10（RWR）
K1（SB）
K0（SA）
1
0
1
1
给出CLOCK脉冲上升沿。
(2) R？的读出
自己设置RRD、RWR、SB及SA信号，观察R？的红色指示灯及液晶显示内容。
读R0：
置控制信号：
K11（RRD）
K10（RWR）
数据输出选择器原理图
X2 X1 X0
输出寄存器
0 0 0
IN-OE外部中断
0 0 1
IA-OE中断向量
0 1 0
ST-OE堆栈寄存器
0 1 1
PC-OE PC寄存器
1 0 0
D-OE直通门
1 0 1
R-OE右移门
1 1 0
L-OE左移门
1 1 1
没有输出
三、实验内容
1、A、W的写入
按下表连线
连接
信号孔
µPC原理图
当RES=0时，µPC被清0；
当IREN=0时，在CK的上升沿，预置数据被打入µPC。指令总线（IBUS）上的数据可来自一片74HC245。
当IREN=1时，在CK的上升沿，µPC加1。
（二）程序计数器PC
程序计数器PC由2片74HC161组成，能完成加1和预置数功能。程序计数器的输出由74HC245保存，74HC245与74HC161的输出相连，74HC245（2）的输出连接地址总线，74HC245（1）的输出接到数据总线（当LDPC=0时）。
二、实验原理
（一）寄存器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理寄存器实验
————————————————————————————————作者: ————————————————————————————————日期:
成绩:计算机原理实验室实验报告
课程: 计算机组成原理
姓名: 李文周
专业：计算机科学与技术
学号：１32０5４2３7
日期：20１5.１2
太原工业学院
计算机工程系
实验二:寄存器实验
实验环境PC机＋Ｗin7+74LS373+prｏteus仿真器实验日期2015.1２一．实验内容
（１)基本内容
1．理解CＰU运算器中寄存器的作用
2．设计并验证4位算数逻辑单元的功能
（2)扩展要求
1.实现更多的寄存器（至少8个)
二．理论分析或算法分析
7４ls373是常用的地址锁存器芯片,它实质是一个是带三态缓冲输出的８D触发器，在单片机系统中为了扩展外部存储器,通常需要一块74ls373芯片。
7４ls３７3工作原理简述:
(1).１脚是输出使能(OE），是低电平有效,当１脚是高电平时，不管输入3、4、7、8、1３、14、１7、18如何，也不管11脚(锁存控制端,G)如何,输出2（Q０)、５(Ｑ１）、6(Q2)、9（Q3)、１２（Q４)、15(Q5)、1６（Q６)、１9(Q7）全部呈现高阻状态(或者叫浮空状态)；
(2）.当１脚是低电平时,只要１1脚(锁存控制端,Ｇ）上出现一个下降沿,输出2(Q０)、5(Ｑ1)、6(Ｑ2)、9(Q3)、12（Ｑ4）、１5(Ｑ5）、16(Ｑ6)、19(Q7)立即呈现输入脚3、４、7、8、１3、14、1７、18的状态．锁存端ＬE由高变低时，输出端８位信息被锁存,直到ＬＥ端再次有效。
当三态门使能信号OE 为低电平时，三态门导通，允许Q0~Ｑ7输出,OE为高电平时，输出悬空。
L——低电平；Ｈ——高电平；X——不定态；Ｑ0——建立稳态前Q的电平;G ——输入端，与8031ALE连高电平:畅通无阻低电平：关门锁存。
图中ＯE——使能端，接地。
当G=“1”时,7４ＬS373输出端1Q—８Q与输入端1D—8D相同；当G为下降沿时,将输入数据锁存。
三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等)
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）1．向寄存器写数据
当7４ＬS３７3的控制端ＬE由高电平到低电平时,锁存数据。
2.从寄存器里读数据
实验扩展1.实验电路
2.写数据电路
2.读数据电路
五.实验总结
通过本次实验,我了解了通用寄存器的组成和硬件电路。
做实验之前，由以前学的理论知识明白寄存器的作用,即是存储数据或运算结果等。
这次寄存器的实验主要是将理论变成实践,使得我们更加理解它的作用以及原理。