[考研类试卷]计算机专业基础综合(存储器系统的层次结构)模拟试卷2.doc
计算机专业基础综合(存储器系统的层次结构)-试卷1
计算机专业基础综合（存储器系统的层次结构）-试卷1(总分：72.00，做题时间：90分钟)一、单项选择题(总题数：24，分数：48.00)1.单项选择题1-40小题。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
__________________________________________________________________________________________2.下列关于存储系统层次结构的说法中，不正确的是( )。
A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小B.Cache-主存层次设置的目的是为了提高主存的等效访问速度C.主存一辅存层次设置的目的是为了提高主存的等效存储容量D.存储系统层次结构对程序员都是透明的√此题考查的知识点：存储系统层次结构的基本概念。
Cache-主存层次对所有程序员都是透明的。
主存一辅存层次只对应用程序员透明，对系统程序员不透明。
3.存储器的存取周期与存储器的存取时间的关系是( )。
A.存取周期大于存取时间√B.存取周期等于存取时间C.存取周期小于存取时间D.存取周期与存取时间关系不确定此题考查存储器存取周期与存取时间的概念及其关系。
存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。
4.以下几种存储器中，存取速度最快的是( )。
A.CacheB.寄存器√C.内存D.光盘存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。
寄存器就是离CPU最近的存储器。
5.属于易失性存储器的是( )。
A.E 2 PROMB.Cache √C.Flash MemoryD.CD-ROM易失性存储器包括Cache。
6.虚拟存储器理论上的最大容量取决于( )。
A.辅存容量B.主存容量C.虚地址长度√D.实地址长度虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。
计算机专业基础综合计算机组成原理(存储器层次结构)历年真题试卷汇编2
计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编2(总分：88.00，做题时间：90分钟)一、单项选择题(总题数：25，分数：50.00)1.下列叙述中____是正确的。
【重庆大学2000年】（分数：2.00）A.主存可由RAM和ROM组成√B.主存只能由ROM组成C.主存只能由RAM组成D.主存只能由SRAM组成解析：解析：考查主存的构成。
2.可编程的只读存储器____。
【中南大学1998年】（分数：2.00）A.不一定是可改写的√B.一定是可改写的C.一定是不可改写的D.以上都不对解析：解析：考查可编程的只读存储器。
一次可编程只读存储器一旦写入后，内容就无法改变，故可编程的只读存储器不一定是可改写的。
3.下面说法正确的是____。
【南京航空航天大学2000年】（分数：2.00）A.ROM不用刷新，但断电后存储信息消失B.半导体RAM信息可读可写，且断电后仍能保持记忆C.静态和动态RAM都是易失性存储器，断电后存储信息消失√D.动态RAM属非易失性存储器，而静态RAM存储信息断电后信息消失解析：解析：考查DRAM、SRAM与ROM的区别。
ROM断电后存储信息不消失，故A错；半导体RAM(包括SRAM 与DRAM)中的信息可读可写，但断电后信息丢失，故B、D错。
4.下述说法中____是正确的。
【中南大学1998年】（分数：2.00）A.EPROM是可改写的，因而也是随机存储器的一种B.EPROM是可改写的，但它不能作为随机存储器√C.EPROM只能改写一次，故不能作为随机存储器D.以上都不对解析：解析：考查EPROM。
5.某机字长16位，主存容量为16MB，若按字编址，其寻址范围为____。
【华中科技大学2005年】（分数：2.00）A.0～4M一1B.0～2M一1C.0～8M—1 √D.0～10M—1解析：解析：考查寻址范围。
机器字长为16位，所以按字编址即按16位编址。
16MB=8Mx2B=8M×16位=8MW，所以其寻址范围是0～8M一1。
计算机专业基础综合计算机组成原理(存储器层次结构)历年真题试卷汇编1
计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编1(总分：86.00，做题时间：90分钟)一、单项选择题(总题数：24，分数：48.00)1.存储器的存取周期是指____。
【浙江大学2000年】（分数：2.00）A.存储器的读出时间B.存储器的写入时间C.存储器进行连续读或连续写操作所允许的最短时间间隔√D.存储器进行一次读或写操作所需的平均时间解析：解析：考查存取周期的概念。
2.下列存储器中，____的速度最快。
【华中科技大学2005年】（分数：2.00）A.控制存储器√B.磁带C.磁盘D.主存解析：解析：考查存储器的性能指标。
控制存储器用来存放实现全部指令系统的所有微程序，它是一种只读型存储器，对控制存储器的要求是读出周期要短，因此通常采用双极型半导体只读存储器。
3.在下列存储器中，若按存储器容量和存储周期从小到大的顺序排列，应为____。
【上海交通大学1997年】（分数：2.00）A.高速缓存、寄存器组、主存、磁带、软盘B.寄存器组、高速缓存、主存、磁带、软盘C.寄存器组、高速缓存、主存、软盘、磁带√D.高速缓存、寄存器组、主存、软盘、磁带解析：解析：考查存储器的性能指标。
4.工作速度较快的存储器是____。
【华中科技大学2002年】（分数：2.00）A.静态随机存储器√B.动态随机存储器C.顺序存储器D.无法比较解析：解析：考查存储器的分类及其区别。
静态随机存储器(SRAM)不需要刷新电路即能保存它内部存储的数据，而动态随机存储器(DRAM)每隔一段时间，要刷新充电一次，否则内部的数据即会消失。
因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低。
SRAM的速度快但昂贵，一般用小容量的SRAM 作为更高速CPU和较低速DRAM之间的缓存：主流内存通常采用DRAM制成；顺序存取存储器(如磁带等)速度要比DRAM慢。
5.U盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于____。
计算机专业基础综合计算机组成原理(多层次的存储器)模拟试卷1
计算机专业基础综合计算机组成原理（多层次的存储器）模拟试卷1(总分：68.00，做题时间：90分钟)一、单项选择题(总题数：13，分数：26.00)1.计算机的存储器采用分级存储体系的主要目的是( )。
A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾√2.和外存储器相比，内存储器的特点是( )。
A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高√D.容量小，速度快，成本低3.某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为( )。
A.64，16B.16，64C.64，8D.16，16 √4.某机字长32位，存储容量256MB，若按字编址，它的寻址范围是( )。
A.1MB.512KBC.64M √D.256KB5.某计算机字长为32位，其存储容量为4GB，若按双字编址，它的寻址范围是( )。
A.4GB.0．5G √C.8GD.2G6.双端口存储器所以能高速进行读／写，是因为采用( )。
A.高速芯片B.两套相互独立的读写电路√C.流水技术D.新型器件7.下列因素下，与cache的命中率无关的是( )。
A.主存的存取时间√B.块的大小C.cache的组织方式D.cache的容量8.下列说法中正确的是( )A.多体交叉存储器主要解决扩充容量问题B.cache与主存统一编址，cache的地址空间是主存地址空间的一部分C.主存都是由易失性的随机读写存储器构成的D.cache的功能全部由硬件实现√9.下列关于存储系统的描述中不正确的是。
A.每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间B.多级存储体系由cache、主存和虚拟存储器构成√C.cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D.当cache未命中时，CPU可以直接访问主存，而外存与CPU之间则没有直接通路10.虚拟段页式存储管理方案的特点为( )。
计算机学科专业基础综合组成原理-存储器层次结构(二)
计算机学科专业基础综合组成原理-存储器层次结构(二)(总分：100.00，做题时间：90分钟)一、{{B}}单项选择题{{/B}}(总题数：63，分数：100.00)1.主存储器主要性能指标有______。
Ⅰ．存储周期Ⅱ．存储容量Ⅲ．存取时间Ⅳ．存储器带宽∙ A.Ⅰ、Ⅱ∙ B.Ⅰ、Ⅱ、Ⅳ∙ C.Ⅰ、Ⅲ、Ⅳ∙ D.全部都是（分数：2.00）A.B.C.D. √解析：[解析] 主存储器的主要性能指标包括存储容量、存取时间、存储周期和存储器带宽。
存储容量是指某计算机实际配置的容量，通常来说，它小于最大可配置容量(主存地址空间大小)。
存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。
存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间。
存储器带宽是指单位时间内从存储器读出或写入存储器的最大信息量。
2.下面存储器中，已经被淘汰的是______。
∙ A.半导体存储器∙ B.磁表面存储器∙ C.磁芯存储器∙ D.光盘存储器（分数：2.00）A.B.C. √D.解析：[解析] 早期的计算机最常见的存储器是用各种磁芯制成的。
这种磁芯存储器已被微型集成电路块上的半导体存储器所取代。
3.主存储器速度的表示中，存取时间(Ta)和存取周期(Tc)的关系表述正确的是______。
∙ A.Ta＞Tc∙ B.Ta＜Tc∙ C.Ta=Tc∙ D.二者没有大小关系（分数：2.00）A.B. √C.D.解析：[解析] 存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。
存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间，故本题选B。
4.某32位微型机地址码为32位，若使用32K×8位的RAM芯片进行字扩展成存储器，则该机所允许的最大主存容量是______。
∙ A.32KB∙ B.16MB∙ C.512MB∙ D.4GB（分数：2.00）A.B.C.D. √解析：[解析] 要知道最大主存容量，只需要知道存储单元大小和存储单元个数即可。
计算机组成原理 存储器层次结构 考研真题及例题解析.
存储器层次结构真题及例题解析在本章的内容中，需要重点掌握的有存储器的组成、Cache的映像等。
本节按照研究生入学考试的试题样式，参考历年的真题和全国40所高校的研究生入学试题，组织了相关的真题及解析，供参考。
一、单项选择题例题1：某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到的Cache组号是（1）。
[200 9年试题14]（1）A．0 B．2 C．4 D．6例题1分析组相联映射方式是将某一主存块j按模Q（Q是Cache的组数）映射到Cache的第i组中的任一块，即i = j mod Q。
根据题目条件可知，Q=16/2=8组。
因为每个主存块大小为32字节，按字节编址，所以主存129号单元所在的主存块号为4（注意：从0开始计数），所以i=4 mod 8=4。
每个主存块大小为32字节,4位，每组2块8位，129/8=16例题1答案：C例题2：某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（2）。
[2009年试题15]（2）A．1、15 B．2、l5 C．1、30 D．2、30例题2分析因为1B=8位，ROM区的总大小为4KB，即为4K×8位，那么需要的ROM芯片数为：(4K×8位) /(2K×8位)=2片。
64KB-4KB =60KB，即60K×8位，那么需要的RAM芯片数为：(60K×8位)/(4K×4位)=30片。
例题2答案：D例题3：假设某计算机的存储系统由Cache和主存组成。
某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（3）。
计算机科学与技术考试：2022计算机系统结构真题模拟及答案(2)
计算机科学与技术考试：2022计算机系统结构真题模拟及答案(2)共126道题1、冯·诺依曼计算机的特点是（）。
Ⅰ．采用二进制Ⅱ．存储程序Ⅲ．控制流驱动方式Ⅳ．数据流驱动方式（单选题）A. 仅Ⅰ、ⅡB. 仅Ⅰ、Ⅱ、ⅢC. 仅Ⅰ、Ⅱ、ⅣD. Ⅰ、Ⅱ、Ⅲ、Ⅳ试题答案：A2、一个八路组相联Cache共有64块，主存共有8192块，每块64个字节，那么主存地址的标记x，组号y和块内地址z分别是（）。
（单选题）A. x＝4，y＝3，z＝6B. x＝1，y＝6，z＝6C. x＝10，y＝3，z＝6D. x＝7，y＝6，z＝6试题答案：C3、假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写（Write Back）方式，则能存放4K字数据的Cache 的总容量的位数至少是（）。
（单选题）A. 146KB. 147KC. 148KD. 158K试题答案：C4、CPU中，除了内部总线和必要的寄存器外，主要的两大部件分别是运算器和（）。
（单选题）A. 控制器B. 存储器C. CacheD. 编辑器试题答案：A5、下列关于RISC的叙述中，错误的是（）。
（单选题）A. RISC普遍采用微程序控制器B. RISC大多数指令在一个时钟周期内完成C. RISC的内部通用寄存器数量相对CISC多D. RISC的指令数、寻址方式和指令格式种类相对CISC少试题答案：A6、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到的Cache组号是（）。
（单选题）A. 0B. 1C. 4D. 6试题答案：C7、假设某计算机的存储系统由Cache和主存组成。
某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）。
（单选题）A. 5%C. 50%D. 95%试题答案：D8、度量处理器CPU时钟频率的单位是（）。
计算机专业基础综合(存储器系统的层次结构)-试卷1
计算机专业基础综合（存储器系统的层次结构）-试卷1(总分：72.00，做题时间：90分钟)一、单项选择题(总题数：24，分数：48.00)1.单项选择题1-40小题。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
（分数：2.00）__________________________________________________________________________________________ 解析：2.下列关于存储系统层次结构的说法中，不正确的是( )。
（分数：2.00）A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小B.Cache-主存层次设置的目的是为了提高主存的等效访问速度C.主存一辅存层次设置的目的是为了提高主存的等效存储容量D.存储系统层次结构对程序员都是透明的√解析：解析：此题考查的知识点：存储系统层次结构的基本概念。
Cache-主存层次对所有程序员都是透明的。
主存一辅存层次只对应用程序员透明，对系统程序员不透明。
3.存储器的存取周期与存储器的存取时间的关系是( )。
（分数：2.00）A.存取周期大于存取时间√B.存取周期等于存取时间C.存取周期小于存取时间D.存取周期与存取时间关系不确定解析：解析：此题考查存储器存取周期与存取时间的概念及其关系。
存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。
4.以下几种存储器中，存取速度最快的是( )。
（分数：2.00）A.CacheB.寄存器√C.内存D.光盘解析：解析：存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。
寄存器就是离CPU 最近的存储器。
5.属于易失性存储器的是( )。
（分数：2.00）A.E 2 PROMB.Cache √C.Flash MemoryD.CD-ROM解析：解析：易失性存储器包括Cache。
6.虚拟存储器理论上的最大容量取决于( )。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
[考研类试卷]计算机专业基础综合（存储器系统的层次结构）模拟试卷
2
一、单项选择题
1-40小题，每小题2分，共80分。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
1 下列关于DRAM和SRAM的说法中，错误的是( )。
Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器
Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快
Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成
Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高
（A）Ⅱ、Ⅲ和Ⅳ
（B）Ⅰ、Ⅲ和Ⅳ
（C）Ⅰ、Ⅱ和Ⅲ
（D）Ⅰ、Ⅱ、Ⅲ和Ⅳ
2 某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。
（A）11位
（B）13位
（C）18位
（D）20位
3 在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。
如果希望有效(平均)存取时间不超过(；ache存取时间的15％，则Cache的命中率至少应为( )。
（A）90％
（B）98％
（C）95％
（D）99％
4 下列关于Cache写策略的论述中，错误的是( )。
（A）全写法(写直达法)充分保证Cache与主存的一致性
（B）采用全写法时，不需要为Cache行设置“脏位／修改位”
（C）写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量)
（D）多处理器系统通常采用写回法
5 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FDH所在芯片的最大地址是( )。
（A）0000H
（B）4FFFH
（C）5FFFH
（D）7FFFH
6 某机器采用四体低位交叉存储器，现分别执行下述操作：
(1)读取6个连续地址单元中存放的存储字，重复80次；
(2)读取8个连续地址单元中存放的存储字，重复60次；
则(1)、(2)所花时间之比为( )。
（A）1：1
（B）2：1
（C）4：3
（D）3：4
7 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。
在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache-主存系统的效率是( )。
(设Cache和主存不能同时访问。
)
（A）0．833
（B）0．856
（C）0．958
（D）0．862
8 某机字长32位，主存容量1MB，按字编址，块长512B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为( )。
（A）1l位
（B）13位
（C）18位
（D）20位
9 n体(模n)交叉编址存储器在( )时，其存取带宽是单体存储器的n倍。
（A）连续访存的n个地址是针对同一个存储模块
（B）任何情况下都能
（C）连续访存的n个地址是针对不同的存储模块
（D）任何情况下都不能
10 设有主存-Cache层次的存储器，其主存容量1MB，Cache容量16KB，每字块有8个字，每字32位，采用直接地址映像方式。
若主存地址为35301H，且CPU 访问Cache命中，则该主存块在Cache的第( )字块中(Cache起始字块为第0字块)。
（A）152
（B）153
（C）154
（D）151
11 双端口存储器在( )发生访问冲突。
（A）左端口与右端口同时被访问的情况下
（B）同时访问左端口与右端口的地址码不同的情况下
（C）同时访问左端口与右端口的地址码相同的情况下
（D）任何情况下都不
12 下列关于双端口存储器和交叉存储器的叙述中，正确的是( )。
（A）双端口存储器两个端口使用同一组地址线、数据线和读写控制线，同时访问同一区间、同一单元。
（B）双端口存储器当两个端口同时访问相同的地址码时必然会发生冲突
（C）高位多体交叉存储器的设计依据了程序的局部性原理
（D）高位四体交叉存储器可能在一个存储周期内连续访问四个模块
13 下列关于主存一体多字和多体交叉方案的叙述中，不正确的是( )。
（A）主存一体多字使每个主存单元同时存储几个主存字，则每一次读操作就同时读出几个主存字，大大提高了主存读出一个字的平均速度
（B）多体交叉编址把主存储器分成几个能独立读写的、字长为多个主存字的主体
（C）主存一体多字需要把每次读出的几个主存字保存在一个位数足够长的存储器中
（D）多体交叉编址按读写需要情况，分别对每个存储体执行读写，几个存储体协同运行，提高了存储体的读写速度
14 设存储器容量为32字，字长为64位。
模块数m=4，采用低位交叉方式。
存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50 ns。
该交叉存储器的带宽是( )。
（A）32×107b／s
（B）8×107b／s
（C）73×107b／s
（D）18×107b／s
15 某机器采用四体低位交叉存储器，现分别执行下述操作：
(1)读取6个连续地址单元中存放的存储字，重复80次；
(2)读取8个连续地址单元中存放的存储字，重复60次。
则(1)和(2)所花时间之比为( )。
（A）1：1
（B）2：1
（C）4：3
（D）3：4
16 设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期为T，总线传输周期为t，则T与t的关系以及读取地址连续的n个字需要的时间分别是( )。
（A）T=t，T+nt
（B）T=(n-1)t，T+nt
（C）T=nt，T+nt
（D）T=nt，T+(n-1)t
17 实现虚拟存储器的关键是虚拟地址向实际地址的快速变换。
为此，在处理器内部设置一个特殊的Cache来记录最近使用页的页表项，以快速完成地址转换。
不同文献对这个特殊的Cache有不同的称呼。
下列选项中，不属于这些称呼的是( )。
（A）转换旁视缓冲器(TLB)
（B）转换后援缓冲器
（C）快表
（D）慢表
18 虚拟存储器不能解决的问题是( )。
（A）存储系统成本高
（B）编程空间受限
（C）访存速度慢
（D）多道程序共享主存而引发的信息安全
19 在页面尺寸为4KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为( )。
（A）32773
（B）42773
（C）12293
（D）62773
20 当缺页故障处理完毕后，处理器将( )。
（A）重新执行引发缺页故障的指令
（B）执行导致发生缺页故障的指令的下一条指令
（C）重新开始执行发生缺页故障的指令所在的进程
（D）终止执行发生缺页故障的指令所在的进程
21 页式存储管理系统不会出现( )。
（A）抖动／颠簸
（B）内零头(内碎片)
（C）外零头(外碎片)
（D）越界访问
22 下列关于页式存储管理与段式存储管理的区别的论述中，正确的是( )。
（A）页式存储管理更有利于存储保护
（B）段式存储管理的存储空间利用率较高
（C）在段式存储管理中，指令或数据不会跨段存储
（D）段的尺寸要大于页的尺寸
二、综合应用题
41-47小题，共70分。
23 说明页表的组成与程序逻辑地址到内存物理地址的变换过程。
快表是一定要有的吗?说明快表内容的组成与读写原理。
24 说明段表的组成与逻辑段地址到内存物理地址的变换。
24 CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。
已知Cache存取周期为40ns，主存储取周期为160ns。
求：
25 Cache的命中率H。
26 Cache-主存系统的访问效率e。
27 平均访问时间T a。
27 用快表(页表)的虚实地址转换条件，快表放在相联存储器中，其容量为8个存储
单元，问：
28 当CPU按虚地址1去访问主存时主存的实地址码是多少?
29 当CPU按虚地址2去访问主存时主存的实地址码是多少?
30 当CPU按虚地址3去访问主存时主存的实地址码是多少?。