计组期末题(据说)
计组试题
计组试题1．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是___B___。
A全串行运算的乘法器B 全并行运算的乘法器C 串—并行运算的乘法器D 并—串型运算的乘法器2.程序控制类指令的功能是_D____。
A进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I / O设备之间的数据传送D 改变程序执行顺序3．系统总线中控制线的功能是___A_。
A提供主存、I / O接口设备的控制信号响应信号B 提供数据信息C 提供时序信号D 提供主存、I / O接口设备的响应信号4．具有自同步能力的记录方式是___CD___。
A NRZ0B NRZ1C PMD MFM5．IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是_ABC_____。
A100兆位/ 秒 B 200兆位/ 秒 C 400兆位/ 秒 D 300兆位/ 秒★★6．在微型机系统中，外围设备通过_A__与主板的系统总线相连接。
A 适配器B 设备控制器C 计数器D 寄存器7．按IEEE764标准，一个浮点数由A._符号位S_，阶码E ，尾数m三部分组成。
其中阶码E 的值等于指数的B._真值e_加上一个固定C._偏移量_。
8．指令操作码字段表征指令的A._操作_，而地址码字段指示B._特征与功能_。
微小型机多采用C._操作数的地址_混合方式的指令格式。
9.CPU中至少有如下六类寄存器，除了A._地址_寄存器，B._程序_计数器，C._指令_寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。
10．中断处理需要有中断A._ .优先级仲裁_，中断B.__向量_产生，中断C._控制逻辑_等硬件支持。
11.至今为止，计算机中的所有信息仍以二进制方式表示的理由是_C___。
A．节约元件； B 运算速度快； C 物理器件的性能决定； D 信息处理方便；12.用32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是_b_____。
计组简答题整理九题
1、简单描述计算机的层次结构，说明各层次的主要特点。
解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分多级层次结构。
第 0 级是硬联逻辑级，由计算机的内核，由门、触发器等逻辑电路组成。
第 1 级是微程序级。
机器语言是微指令集，用微指令编写的微程序直接由硬件执行。
第 2级是传统机器级。
机器语言是该机的指令集，用机器指令编写的程序可以由微程序进行解释。
第 3 级是操作系统级。
它既要直接管理传统机器的软硬件资源，又是传统机器的延伸。
第 4级是汇编语言级。
机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。
第5 级是高级语言级。
机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
第 6级是应用语言级。
这级语言就是各种面向问题的应用语言。
2请例举5种或以上常用的数据寻址方式，并阐述各自的操作数所在的位置和地址的形成方法。
解：寄存器寻址、立即寻址、直接寻址、间接寻址、相对寻址、基址寻址、变址寻址等。
立即寻址：位置：地址码字段。
方法：只要取出指令就取出了可以立即使用的操作数。
寄存器寻址：位置：指定的寄存器。
方法：地址码部分给出某一个通用寄存器的编号，这个指定的寄存器中存放着操作数。
直接寻址：位置：主存储器。
方法：指令中地址码字段给出的地址A就是操作数的有效地址。
间接寻址：位置：主存储器。
方法：按指令的地址码字段先从主存中取出操作数的有效地址。
变址寻址：位置：主存储器。
方法：变址寄存器中的内容与指令中给出的形式地址A相加，形成操作数有效地址。
基址寻址：位置：主存储器。
方法：基址寄存器的内容与指令中给出的位移量D相加，形成操作数有效地址。
相对寻址：位置：主存储器。
方法：由程序计数器PC提供基准地址，指令中的地址码字段作为位移量D，两者相加后得到操作数的有效地址。
3、请简述cache的地址映射方式，简述各自的特点，并比较优缺点。
解：直接映射、全相联映射、组相联映射。
直接映射：特点：主存中每一个块只能被放置到Cache中唯一的一个指定位置，若这个位置已有内容，产生块冲突，原来的块将无条件被替换出去。
计组计算题
6.We use 16M*8bit memory chip to form a 64M*16bit main memory module. Required that the capacity of storage be expand, the access time be reduced. Questions: (1) How many 16M*8bit memory chips should be used? (2) Give the address length of each memory chip and address length of main memory module. (3) Descript select chip logic functions (片选逻辑函数) of each chip. Descript the connection way among encoder, CPU and memory chips. (4)For an address (1234567)16, give its body number and address inside the body.
CPIave = (0.4*2+0.3*4+0.22*3)/0.92 = 2.9 MIPS = f(MHz)/CPIave = (100*0.95)/2.9 = 32.76 T = IC ＊CPIave/f(Hz) = （0.92*10000000）*2.9/ （0.95*100*1000000）= 0.28s
4 CPU has 16 address bus lines (A15-A0), 8 data bus lines (D7-D0), R/W (high level represents Read, while low level represents Write), MREQ control line for accessing memory (low level represents accessible). Memory space allocation: The minimal 8K are used for system program, which is composed of Read Only Memory chip; the following 24K are used for user program; the last 2K are used for system working. Now we have: EPROM 8K * 8 (contains CS control line only); SRAM 16K*1, 2K*8, 4K*8, 8K*8; Decoder 74LS138; and other logic gates Questions: (1) Select appropriate chips to form the required memory space. Which chips are needed? How many chips are needed? Descript the corresponding data bus length, address bus length and control bus line. (2) Descript the address distribution of memory. (3) Descript select chip logic functions (片选逻辑函数) of each chip. (4) Descript the connection way among CPU, memory chips and 74LS138.
javascript期末考试题及答案
javascript期末考试题及答案JavaScript期末考试题及答案一、选择题（每题2分，共20分）1. JavaScript是一种：A. 服务器端脚本语言B. 客户端脚本语言C. 操作系统D. 数据库管理系统答案：B2. 下列哪个不是JavaScript的数据类型？A. NumberB. StringC. UndefinedD. File答案：D3. 以下哪个是JavaScript的全局对象？A. StringB. ObjectC. MathD. Array答案：C4. 在JavaScript中，下面哪个语句可以用来声明变量？A. varB. letC. constD. 所有选项都是答案：D5. 下列哪个是JavaScript的事件处理程序？A. onclickB. onmouseoverC. onsubmitD. 所有选项都是答案：D6. 在JavaScript中，以下哪个方法用于将字符串转换为数字？A. parseInt()B. parseFloat()C. toString()D. toUpperCase()答案：A7. 下列哪个不是JavaScript的循环结构？A. forB. whileC. do-whileD. switch答案：D8. JavaScript中的函数声明和函数表达式有什么区别？A. 函数声明可以被提升，函数表达式不能B. 函数表达式可以被提升，函数声明不能C. 两者没有任何区别D. 以上都不是答案：A9. 下列哪个不是JavaScript的数组方法？A. push()B. pop()C. shift()D. find()答案：D10. 在JavaScript中，以下哪个是异步编程的实现方式？A. PromiseB. CallbackC. Async/AwaitD. 所有选项都是答案：D二、简答题（每题5分，共30分）1. 请简述JavaScript的作用域链是什么？答案：JavaScript的作用域链是一个由多个执行上下文组成的链式结构，它决定了变量和函数的可访问性。
计组简答题
1、冯·诺依曼型计算机的基本特点是什么？答：冯·诺依曼原理的基本思想是：（1）采用二进制形式表示数据和指令。
指令由操作码和地址码组成。
（2）将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。
这就是“存储程序”和“程序控制”（简称存储程序控制〉的概念。
（3）指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。
（4）计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5 部分的基本功能。
冯•诺依曼型计算机的基本特点也可以用“存储程序”和“程序控制”来高度概括。
2、计算机硬件有哪些部件，各部件的作用是什么？答：计算机的硬件系统由有形的电子器件等构成的，它包括运算器、存储器、控制器、输入输出设备及总线系统组成。
而总线分为数据总线、地址总线、控制总线，其结构有单总线结构、双总线结构及多总线结构。
存储器是用来存放数据和程序的部件；运算器是对信息进行运算处理的部件；控制器是整个计算机的控制核心。
它的主要功能是读取指令、翻译指令代码、并向计算机各部分发出控制信号，以便执行指令；输入设备能将数据和程序变换成计算机内部所能识别和接受的信息方式，并顺序地把它们送入存储器中；输出设备将计算机处理的结果以人们能接受的或其它机器能接受的形式送出。
3、什么是总线？以总线组成计算机有哪几种组成结构？答：总线就是计算机中用于传送信息的公用通道，是为多个部件服务的一组信息传送连接线。
按照总线的连接方式，计算机组成结构可以分为单总线结构、双总线结构和多总线结构等。
4、什么是硬件、软件和固件？什么是软件和硬件的逻辑等价？在什么意义上软件和硬件是不等价的？答：计算机硬件是指构成计算机的所有实体部件的集合，通常这些部件由电路、机械等物理部件组成。
计算机软件是指能使计算机工作的程序和程序运行时所需要的数据，以及与这些程序和数据有关的文字说明和图表资料，其中文字说明和图表资料又称为文档。
编制考试试卷真题
编制考试试卷真题一、选择题（每题2分，共20分）1. 以下哪个选项是正确的IP地址格式？A. 192.168.1.256B. 192.168.1.1C. 192.168.1.01D. 192.168.12. 根据题目所给的IP地址，以下哪个是正确的子网掩码？A. 255.255.255.0B. 255.255.0.0C. 255.0.255.0D. 255.255.255.2553. 在HTML中，用于定义文档类型和字符编码的标签是：A. <html>B. <head>C. <doctype>D. <meta>4. 下列哪个不是Java的基本数据类型？A. intB. floatC. doubleD. string5. 在C++中，以下哪个关键字用于定义类？A. structB. classC. enumD. union6. 数据库管理系统（DBMS）的主要功能不包括以下哪项？A. 数据存储B. 数据查询C. 数据加密D. 数据备份7. 在Python中，以下哪个是正确的字符串连接操作？A. "Hello" + "World"B. "Hello" * "World"C. "Hello" / "World"D. "Hello" - "World"8. 以下哪个算法是排序算法？A. 快速排序B. 深度优先搜索C. 广度优先搜索D. 二分查找9. 在操作系统中，哪个调度算法是按照进程的优先级来分配CPU时间的？A. 先来先服务B. 轮转调度C. 优先级调度D. 短作业优先10. 以下哪个是面向对象编程的三大特性？A. 封装、继承、多态B. 封装、继承、封装C. 继承、多态、封装D. 多态、封装、继承二、填空题（每空1分，共10分）11. 在HTML中，用于创建超链接的标签是________。
计组习题
1：某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。
①控制存储器的容量应为多少? ②设计出微指令的具体格式。
解：3+4+4+2+2=15 地址位数＝24－15＝9容量：512×242：CPU结构如图所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
①明图中四个寄存器的名称。
②简述取指令的数据通路。
③简述完成指令LDA X的数据通路(X为内存地址，LDA功能为(X)✂(AC))。
④简述完成指令ADD Y的数据通路(Y为内存地址，ADD功能为(AC)＋(Y) ✂(AC))。
⑤简述完成指令STA Z的数据通路(Z为内存地址，STA功能为(AC)✂(Z))。
解：①A: MDR B: IR C: MAR D:PC3：已知微程序流程图如图所示。
其中每一个框代表一条微指令，a、b、c、d、e、f、g、h、i、j代表10个微命令。
为a、b、c、d、e、f、g、h、i、j 1O个微命令设计格式并安排编码。
解：用下址字段法安排微地址。
P2P1P0＝000时为顺序控制，分支地址修改方案设计如下：微程序流程图4.(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?解：(1) 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得:Dr=D/T=D×1/T=D×f =4B×33×1000000/s=132MB/s(2) 64位=8BDr=D×f=8B×66×1000000/s=528MB/s5．利用串行方式传送字符，每秒钟传送的数据位数常称为波特。
计组课本习题答案
第3章习题参考答案3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
画出逻辑框图如下。
(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms ，并设16K ⨯8位的DRAM 结构是128⨯128⨯8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)若采用集中式刷新，则每2ms 中的最后128⨯0.5μs=64μs 为集中刷新时间，不能进行正常读写，即存在64μs 的死时间若采用分散式刷新，则每1μs 只能访问一次主存，而题目要求CPU 在1μS 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的 比较适合采用异步式刷新：采用异步刷新方式，则两次刷新操作的最大时间间隔为s msμ625.151282=，可取15.5μs ；对全部存储单元刷新一遍所需的实际刷新时间为：15.5μs ⨯128=1.984ms ；采用这种方式，每15.5μs 中有0.5μs 用于刷新，其余的时间用于访存(大部分时间中1μs 可以访问两次内存)。
408计算机组成原理计组存储器真题
知识点概括
1.存储器的分类
2.层次化存储器的基本结构
局部性原理
3.半导体随机存取存储器(1) SRAM; (2) DRAM; (3) Flash.
4.主存储器(1) DRAM芯片; (2) 多模块存储器; (3) 主存与CPU的连
接.
5.外部存储器(1) 磁盘存储器；(2) 固态硬盘SSD.
6.高速缓冲存储器(1) Cache基本原理; (2) Cache与主存之间的映射; (3) Cache中主存块的替换算法；(4) Cache写策略.
7.虚拟存储器
(1) 虚拟存储器的基本概念; (2) 页式虚拟存储器; (3)段
式虚拟存储器；(4)段页式虚拟存储器.
第三章存储器层次结构
1.存储器的分类
2.层次化存储器的
基本结构
调节CPU 和主存间读取速度不匹配的问题缓存CPU 主存辅存
10 ns 20 ns 200 ns ms
增拓主存容量两级存储：
⚫主存-辅存
⚫缓存-主存
局部性原理
⚫RAM⚫ROM
地址复用。
计组课本习题答案
第3章习题参考答案3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
画出逻辑框图如下。
(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms ，并设16K ⨯8位的DRAM 结构是128⨯128⨯8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)若采用集中式刷新，则每2ms 中的最后128⨯0.5μs=64μs 为集中刷新时间，不能进行正常读写，即存在64μs 的死时间若采用分散式刷新，则每1μs 只能访问一次主存，而题目要求CPU 在1μS 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的 比较适合采用异步式刷新：采用异步刷新方式，则两次刷新操作的最大时间间隔为s msμ625.151282=，可取15.5μs ；对全部存储单元刷新一遍所需的实际刷新时间为：15.5μs ⨯128=1.984ms ；采用这种方式，每15.5μs 中有0.5μs 用于刷新，其余的时间用于访存(大部分时间中1μs 可以访问两次内存)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中国人民大学信息学院《计算机组成原理》
试题模板
一. 填空题（10）
1、介于主机和I/O设备之间的控制部件称为设备控制器。
2、一条指令可分为几个部分，但其中不可缺少的部分是操作码。
3、RISC代表的是精简指令计算机。
4、EPROM的擦除必须使用紫外线。
5、MR磁头是采用了磁致电阻效应技术。
6、磁盘访问的最小单位是扇区。
7、CPU响应中断后，硬件自动保存的寄存器包括PC,IR,PSW,AR,DR，中断屏蔽寄存器。
8、通道和DMA的不同之处在于DMA借助于硬件完成数据传送，通道通过一组通道命令与硬件一起完成数据传送。
9、DMA传输过程中，如果计数器=0，DMA控制器应该向CPU申请中断。
10、和水平磁记录相比，垂直磁记录优点是存储密度大。
二. 单项选择题（10）
1、冯·诺依曼机工作方式的基本特点是 B 。
A. 多指令流单数据流
B. 按地址访问并顺序执行指令
C. 堆栈操作
D. 存储器按内容选择地址
2、如果指令长8位，操作数占3位，如果已经有二操作数（地址码！）指令
3条，一操作数指令6条，最多可以有 B 条零操作数指令。
A. 8
B. 16
C. 32
D. 4
3、下列说法正确的是 C 。
A. 半导体RAM信息可读可写，且断电后仍能保持记忆
B. 半导体RAM属挥发性存储器，而静态的RAM存储信息是非易失性的
C. 静态RAM、动态RAM都属易失性存储器，断电后存储的信息将消失
D. ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失
4、E2PROM和Flash的不同之处在于 A 。
A. E2PROM可以一个字节写入，而Flash必须成块和整个芯片的写入
B. E2PROM可以一个字节读出，而Flash必须成块和整个芯片的读出
C. E2PROM必须靠紫外线擦除，而Flash可以电擦除
D. E2PROM不必刷新，而Flash需要刷新
5、有一个1K×1的存储芯片，芯片内是32×32结构，采用分散刷新方式，如果刷新间隔不超过2ms，刷新信号的周期是 A 。
A. 62.5 s
B. 6.25 s
C. 0.625 s
D. 2ms
6、在计算机中，存放微指令的控制存储器隶属于 D 。
A. 外存
B. 高速缓存
C. 内存储器
D. CPU
7、在计算机系统中，记录CPU运行状态的部件是 B 。
A. 程序计数器
B. 指令寄存器
C. 中断寄存器
D. 程序状态字
8、以硬连线方式构成的控制器也称为 A 。
A. 组合逻辑型控制器
B. 微程序控制器
C. 存储逻辑型控制器
D. 指令地址控制器
9、在微程序控制器中，机器指令和微指令的关系是 C 。
A. 每一条机器指令由一条微指令来执行
B. 一条微指令由若干条机器指令组成
C. 每一条机器指令由一段用微指令组成的微程序来解释执行
D. 一段微程序由一条机器指令来执行
10、在中断系统中，CPU一旦响应中断，则硬件立即关闭 A 标志。
A.中断允许
B.中断请求
C.中断屏蔽
D.中断保护
三.间答题（20）
2、DMA周期窃取方式和CPU暂停方式的主要区别是什么？
与停止CPU访问内存的DMA方法比较，周期挪用的方法既实现了I/O传送，又较好地发挥了内存和CPU的效率
（个人答案：CPU周期窃取方式的时间长度是随机的，但后者是周期长度的倍数& 前者一定会延缓CPU的工作而后者可能出现两者并行的情况）
6、DRAM（动态RAM）为什么要刷新？
漏电- > 在电荷漏掉前进行充电，已恢复原来的电荷
7、什么是系列机？
基本指令系统相同，基本体系结构相同的一系列计算机
8、指令和数据在存储器中没有区别，CPU如何区分指令和数据？
由周期决定
9、微程序控制和硬布线控制相比有什么差别？
微程序控制由控制存储器和微指令寄存器完全控制，而硬布线则是由逻辑门组成电路控制。
前者电路简单，易于扩充和修改；后者电路较为复杂，不易于修改。
微程序控制的速度小于硬布线控制的速度
10、控制器的控制方式中，同步控制方式和异步控制方式的区别是什么？
同步：一条指令在执行时的周期数和节拍数固定不变
异步：每个操作需要多少时间及占用多少时间，由“结束”信号指示开始新操作
四. 计算题（20）
2、若某磁盘平均寻道时间为2ms，数据传输速率为2MB/s，控制器延时为2ms，转速为5000转/分。
计算读写一个扇区（512字节）的平均时间（5）
T = 2 ms ＋ 2 ms + 60/(5000*2) s + 512/2000 s = 266ms
五.磁记录（10）
下图给出了RZ 的波形，完成剩余的波形：
（这个题电脑画不了…. ）
六.储器器设计（10）
采用1K 4的存储芯片，设计容量为4K 8的存储器，完成下述要求： （1）芯片的地址是 15 位。
（1） （2）芯片的数据线是 4 位。
（1） （3）整个存储器的地址是 17 位。
（1） （4）整个存储器的数据线是 8 位。
（1） （5）一共需要个 8 芯片。
（1）
（6）画出用芯片组成整个存储器的示意图（包括数据、地址、译码、读写信号）。
（5）
（这个也画不了， 具体参照书上的图和课后一道习题的图画吧）
1 0 0 0 1 1 0 1
数据序列 RZ NRZ NRZ1 PM FM MFM
七．综合题（10）
微程序控制方式中，微指令字长32位，采用水平型编码控制，共有微指令23个。
1、采用直接控制法,下址字段产生后继微地址。
设计微指令的格式，剩下多少位可以留给下址字段，控制存储器的容量是多少？（5）
下址：9位
容量：512*32（位）
2、采用直接编译法，23个微指令中可以构成3个互斥类：每类分别为3个、6个、14个，控制字段需要多少位？如果采用增量与下址字段（访问整个控制存储器空间）结合产生后继微地址，控制转移的条件（互斥）共有7个，下址字段有多少位？控制存储器的容量是多少？（5）
1).控制字段位数=2+3+4=9
2).下址位数=32-9-7=16
3).容量=64K*32（位）
八.微程序设计（10）
根据后面的指令格式和CPU数据通路、判断每条指令需要几个机器周期。
写出下列每条指令对应的微操作信号
（1）、JMP disp（相对寻址）：转移到（PC）+ disp，忽略取指周期的PC+1操作对PC的影响。
(有几个信号有非号懒得打了……)
1.PC->AB,ADS,M/IO=1,W/R=0,DB->IR,PC+1
2.PC->ALU,disp->ALU, + , ALU->PC
（2）、Load rs, @rs1（间接寻址）：((rs1)) → rs；将（（rs1））存储单元的内
容送rs。
1.同上
2.rs1->GR, (rs1)->ALU,+,ALU->DR
3.DR->ALU,+,ALU->GR,((rs1))->ALU,+,ALU->DR
4.rs->GR,DR->ALU,+,ALU->GR
7。