【大学课件】微计算机与微处理器课件 单片机系统总线及扩展
合集下载
【大学课件】微计算机与微处理器 单片机系统总线及扩展PPT

39
成于大气 信达天下
数模转换器举例
2021/7/9
实际电路
40
成于大气 信达天下
2021/7/9
模数转换器介绍
模数转换器常称A/D,主要技术指标有:
1、输入通道个数; 2、转换位数; 3、转换时间; 4、电源电压等。
4
成于大气 信达天下
2021/7/9
总线扩展
所有的总线扩展片外资源,除ROM以外, 都当成RAM处理。ROM和RAM的地址可以重叠 而不会相互影响。因为访问这两部分所用的 指令是不同的。
MOVX 用于访问外部RAM空间; MOVC 用于访问ROM空间(片内片外都使 用该指令)
5
成于大气 信达天下
2021/7/9
1
0
0
1
数据总线->PB口
1
0
1
0
数据总线->PC口
1
0
1
1
数据总线->控制寄存器
×
×
×
×
数据总线呈高阻态
0
1
1
1
非法条件
1
1
×
×
数据总线呈高阻态
31
成于大气 信达天下
2021/7/9
8255A 方 式 控 制 字
32
成于大气 信达天下
2021/7/9
8255A 连 接 图 举 例 分 析33成于大气 信达天下
地址总线(AB:Address Bus)
51单片机共有16根地址信号线,即它的地址总线宽度是16位的, 地址总线由P0口提供低8位A0-A7(必须外加锁存器),P2口提供高8 位A8-A15,可操作的单元为216,共64K空间。
微计算机总线(共53张PPT)

INTA#
INTB#
INTC#
INTD#
接口控制
中断
TD1
TD0
TCK
TMS
TRST#
JTAG
第39页,共53页。
9. PCI总线原理
• PCI配置空间:PCI设备内有一个256B的 配置存储器,为系统提供本设备的信息 及申请系统存储空间所必需的参数。
PCI主要设备信息: a) 制造商标识(Vendor ID):PCI组织分
微计算机总线
第1页,共53页。
1. 总线出现的背景:
• 计算机部件要具有通用性,适应不同系 统与不同用户的需求,设计必须模块化。
• 计算机部件产品(模块)供应出现多元化。 • 模块之间的联接关系要标准化,使模块
具有通用性。 • 模块设计必须基于一种大多数厂商认可
的模块联接关系,即一种总线标准。
第2页,共53页。
总线接插件以及按装尺寸均有统一规定。 功能规范:总线每条信号线(引脚的名
称)、功能以及工作过程要有统一规定。 电气规范:总线每条信号线的有效电平、
动态转换时间、负载能力等。
第4页,共53页。
3. 总线的发展情况
• S-100总线:产生于1975年,第一个标准化总线,为 微计算机技术发展起到了推动作用。
间隔可以不同,但必须是时钟周期的整 数倍,信号的出现,采样与结束仍以公共 时钟为基准。ISA总线采用此定时方法。
第18页,共53页。
6.总线操作
• 数据传输类型:分单周方式和突发 (burst)方式。
单周期方式:一个总线周期只传送一个 数据。
第19页,共53页。
单周期数据传送方式
地址线
数据线
地址
T/C
INTB#
INTC#
INTD#
接口控制
中断
TD1
TD0
TCK
TMS
TRST#
JTAG
第39页,共53页。
9. PCI总线原理
• PCI配置空间:PCI设备内有一个256B的 配置存储器,为系统提供本设备的信息 及申请系统存储空间所必需的参数。
PCI主要设备信息: a) 制造商标识(Vendor ID):PCI组织分
微计算机总线
第1页,共53页。
1. 总线出现的背景:
• 计算机部件要具有通用性,适应不同系 统与不同用户的需求,设计必须模块化。
• 计算机部件产品(模块)供应出现多元化。 • 模块之间的联接关系要标准化,使模块
具有通用性。 • 模块设计必须基于一种大多数厂商认可
的模块联接关系,即一种总线标准。
第2页,共53页。
总线接插件以及按装尺寸均有统一规定。 功能规范:总线每条信号线(引脚的名
称)、功能以及工作过程要有统一规定。 电气规范:总线每条信号线的有效电平、
动态转换时间、负载能力等。
第4页,共53页。
3. 总线的发展情况
• S-100总线:产生于1975年,第一个标准化总线,为 微计算机技术发展起到了推动作用。
间隔可以不同,但必须是时钟周期的整 数倍,信号的出现,采样与结束仍以公共 时钟为基准。ISA总线采用此定时方法。
第18页,共53页。
6.总线操作
• 数据传输类型:分单周方式和突发 (burst)方式。
单周期方式:一个总线周期只传送一个 数据。
第19页,共53页。
单周期数据传送方式
地址线
数据线
地址
T/C
单片机系统的扩展ppt课件

第4 章 单片机系统的扩展
译码法又分为完全译码和部分译码两种。 (1) 完全译码。 地址译码器运用了全部地址线, 地址与存储单元 一一对应, 也就是1个存储单元只占用1个独一的地址。 (2) 部分译码。 地址译码器仅运用了部分地址线, 地址与存储单 元不是一一对应, 而是1个存储单元占用了几个地址。 1根地址线不接, 一个单元占用2(21)个地址; 2根地址 线不接, 一个单元占用4(22)个地址; 3根地址线不接, 那么占用8(23)个地址, 依此类推。
第4 章 单片机系统的扩展
图4―5 总线驱动器芯片管脚图 (a) 单向驱动器74LS244; (b) 双向驱动器74LS245
第4 章 单片机系统的扩展
P2口如外接总线驱动器, 可用单向的72LS244, 其
衔接图如图4―6(a)所示。 它的两个控制端 1 G 和2 G 均
接地, 相当于8个三态门均翻开, 数据从P2口到A8~ A15端直通, 也就是说。 此处采用74LS244纯粹是为 了添8位地址线, 此口具有输出锁 存的功能, 能保管地址信息。 由P0口提供低8位地址线。
数据总线: 由P0口提供。 此口是双向、 输入三态控 制的8位通道口。
第4 章 单片机系统的扩展
控制总线: 扩展系统时常用的控制信号为:
ALE——地址锁存信号, 用以实现对低8位地址的锁
第4 章 单片机系统的扩展
图4―6 总线驱动器的衔接图 (a) P2口外接74LS244; (b) P0口外接74LS245
第4 章 单片机系统的扩展
4.2.3 3—8译码器74LS
3—8译码器74LS为一种常用的地址译码器芯片, 其管脚图如图4―7所示。 其中, G1、G 2 A , G 2 B 个 控制端, 只需当G1为“1〞且G 2 A G ,2 B 均为“0〞 时, 译码器才干进展译码输出。 否那么译码器的8个 输出端全为高阻形状。 译码输入端与输出端之间的译 码关系如表4―2所示。
微型计算机原理与接口技术第2章微型处理器与总线课件

一.8088/8086 CPU的特点
1、采用并行流水线工作方式 2、对内存空间实行分段管理: 每段大小为16B~64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 3、支持多处理器系统(最大模式);
指令的一般执行过程: 取指令 指令译码 读取操作数 执行指令 存放结果
2、最大模式下的引脚
1)、总线周期状态信号输出S2,S1,S0——指出当前总 线周期操作的类型,低电平有效。如,中断响应、读写存 贮器或IO端口等。此信号送至总线控制器8288,以产生 相应的总线控制信号。
2)、总线请求/总线响应信号RQ/GT1,RQ/GT0——提供 2路其他主控设备发出总线请求信号和CPU的响应信号。 当其它设备的总线控制设备要使用系统总线时,产生一 个总线请求信号,并送到RQ/GT引脚,类似最小模式下 的HOLD信号。CPU检测到请求后,在下一个T4或T1期间 在RQ/GT送出一个总线响应信号。
2、实现时序控制 指令的执行是在时钟信号的控制下进行的。一条指令的执行时间为指令周期。不同的指令周期中所包含的机器周期数是不相同的。而一个机器周期中包含多少节拍也是不一样的。时序信号由控制器产生,使系统按一定的时序关系进行工作。
3、完成操作控制 ⑴、根据指令流程,确定在指令周期的各个节拍中要产生的微操作控制信号,以有效地完成各条指令的操作过程。 ⑵、还要对异常情况及某些外部请求的处理能力。
控制器的组成: ●程序计数器PC:用来存放下一条要执行的指令在存储器中的地址 ●指令寄存器IR:用来存放从存储器中取出的待执行的指令。 ●指令译码器ID:对指令寄存器中的指令进行“翻译”以确定进行什么操作; ●时序控制器:产生计算机工作中所要的各种时序信号; ●微操作控制部件:用于产生与各条指令相对应的微操作。
1、采用并行流水线工作方式 2、对内存空间实行分段管理: 每段大小为16B~64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 3、支持多处理器系统(最大模式);
指令的一般执行过程: 取指令 指令译码 读取操作数 执行指令 存放结果
2、最大模式下的引脚
1)、总线周期状态信号输出S2,S1,S0——指出当前总 线周期操作的类型,低电平有效。如,中断响应、读写存 贮器或IO端口等。此信号送至总线控制器8288,以产生 相应的总线控制信号。
2)、总线请求/总线响应信号RQ/GT1,RQ/GT0——提供 2路其他主控设备发出总线请求信号和CPU的响应信号。 当其它设备的总线控制设备要使用系统总线时,产生一 个总线请求信号,并送到RQ/GT引脚,类似最小模式下 的HOLD信号。CPU检测到请求后,在下一个T4或T1期间 在RQ/GT送出一个总线响应信号。
2、实现时序控制 指令的执行是在时钟信号的控制下进行的。一条指令的执行时间为指令周期。不同的指令周期中所包含的机器周期数是不相同的。而一个机器周期中包含多少节拍也是不一样的。时序信号由控制器产生,使系统按一定的时序关系进行工作。
3、完成操作控制 ⑴、根据指令流程,确定在指令周期的各个节拍中要产生的微操作控制信号,以有效地完成各条指令的操作过程。 ⑵、还要对异常情况及某些外部请求的处理能力。
控制器的组成: ●程序计数器PC:用来存放下一条要执行的指令在存储器中的地址 ●指令寄存器IR:用来存放从存储器中取出的待执行的指令。 ●指令译码器ID:对指令寄存器中的指令进行“翻译”以确定进行什么操作; ●时序控制器:产生计算机工作中所要的各种时序信号; ●微操作控制部件:用于产生与各条指令相对应的微操作。
《单片机技术应用》课件——第六章 单片机并行存储器扩展

A8
74LS 373
18
17 14 13
8
D7
D6 D5
D4 D3
Q7
Q6 Q5
Q4 Q3
19
16 15
12 9
1 2 3
4 5
A7
A6 A5
A4 A3
7 4
3
D2 D1
D0G
Q2 Q1
OEQ0
6 5
2
6 7
8
A2 A1
A0
2732 4K×8
11 1
GND 17 O7
16 15
14
13 11 10
O6 O5
(2K×8位)、6264(8K×8位)、62256(32K×8位) 等。根据题目容量的要求,我们选用SRAM 6116。 6116的管脚与EPROM 2716管脚兼容,管脚如图所示。
1 A7
VCC 24
2 3
A6 A5
6116
A8 A9
23 22
4
5 6
A4 A3
A2
WE OE
A10
21
20 19
GND 31
EA
P2.3 P2.2
P2.1 P2.0
24
23 22 21
8031
P0.7
P0.6 P0.5
P0.4 P0.3
32
33 34
35 36
P0.2 P0.1
P0.0
37
38 39
ALE 30 PSEN 29
+5 V
GND
24 12 18
21 VCC GND CE
19 22
23
A11 A10 A9
EPROM 27512 64KB 16根地址线
74LS 373
18
17 14 13
8
D7
D6 D5
D4 D3
Q7
Q6 Q5
Q4 Q3
19
16 15
12 9
1 2 3
4 5
A7
A6 A5
A4 A3
7 4
3
D2 D1
D0G
Q2 Q1
OEQ0
6 5
2
6 7
8
A2 A1
A0
2732 4K×8
11 1
GND 17 O7
16 15
14
13 11 10
O6 O5
(2K×8位)、6264(8K×8位)、62256(32K×8位) 等。根据题目容量的要求,我们选用SRAM 6116。 6116的管脚与EPROM 2716管脚兼容,管脚如图所示。
1 A7
VCC 24
2 3
A6 A5
6116
A8 A9
23 22
4
5 6
A4 A3
A2
WE OE
A10
21
20 19
GND 31
EA
P2.3 P2.2
P2.1 P2.0
24
23 22 21
8031
P0.7
P0.6 P0.5
P0.4 P0.3
32
33 34
35 36
P0.2 P0.1
P0.0
37
38 39
ALE 30 PSEN 29
+5 V
GND
24 12 18
21 VCC GND CE
19 22
23
A11 A10 A9
EPROM 27512 64KB 16根地址线
第二章微处理器与总线PPT课件

指令预取队列(IPQ)
22
8088的流水线操作
8088 CPU包括两大部分:EU和BIU BIU不断地从存储器取指令送入IPQ,EU不断地从 IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键(类似于 工厂流水线的传送带)
新型CPU将一条指令划分成更多的阶段,以便可以同 时执行更多的指令 例如,PIII为14个阶段,P4为20个阶段(超级流水线)
17
2. 指令执行的一般过程
取指令
指令译码
读取操作数
执行指令
存放结果
18
3. 串行和并行方式的指令流水线
串行工作方式: 控制器和运算器交替工作,按顺序完成 上述指令执行过程。
并行工作方式: 运算器和控制器可同时工作。
19
串行工作方式
8088以前的CPU采用串行工作方式:
CPU 取指令1
分析 指令1
3
§2.1 微处理器概述
4
了解:
微处理器的功能; 微处理器的基本组成。
5
微处理器的功能
是计算机系统的核心 根据指令实现各种相应的运算 实现数据的暂存 实现与存储器和接口的信息通信 …….
6
主机硬件系统——CPU
计算机的控制中心,提供运算、判断能力 构成:ALU、CU、Registers(p29)
最小模式为单处理器模式,控制信号较少, 一般可不必接总线控制器。
最大模式为多处理器模式,控制信号较多, 须通过总线控制器与总线相连。
25
最小模式下的连接示意图
时钟发 生器
ALE 8088 CPU
• •
地址 锁存
数据 收发
地址总线 数据总线 控制总线
22
8088的流水线操作
8088 CPU包括两大部分:EU和BIU BIU不断地从存储器取指令送入IPQ,EU不断地从 IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键(类似于 工厂流水线的传送带)
新型CPU将一条指令划分成更多的阶段,以便可以同 时执行更多的指令 例如,PIII为14个阶段,P4为20个阶段(超级流水线)
17
2. 指令执行的一般过程
取指令
指令译码
读取操作数
执行指令
存放结果
18
3. 串行和并行方式的指令流水线
串行工作方式: 控制器和运算器交替工作,按顺序完成 上述指令执行过程。
并行工作方式: 运算器和控制器可同时工作。
19
串行工作方式
8088以前的CPU采用串行工作方式:
CPU 取指令1
分析 指令1
3
§2.1 微处理器概述
4
了解:
微处理器的功能; 微处理器的基本组成。
5
微处理器的功能
是计算机系统的核心 根据指令实现各种相应的运算 实现数据的暂存 实现与存储器和接口的信息通信 …….
6
主机硬件系统——CPU
计算机的控制中心,提供运算、判断能力 构成:ALU、CU、Registers(p29)
最小模式为单处理器模式,控制信号较少, 一般可不必接总线控制器。
最大模式为多处理器模式,控制信号较多, 须通过总线控制器与总线相连。
25
最小模式下的连接示意图
时钟发 生器
ALE 8088 CPU
• •
地址 锁存
数据 收发
地址总线 数据总线 控制总线
微处理器系统结构课件第四章总线技术知识与总线标准

总线的分类与组成
总线分类
根据传输方式,总线可分为单向总线和双向总线;根据连接设备数量,总线可 分为单总线、双总线和多总线。
总线组成
总线通常由数据线、地址线、控制线和电源线等组成,其中数据线用于传输数 据,地址线用于指定传输数据的地址,控制线用于控制数据传输的时序和方向, 电源线用于提供电能。
总线的性能指标
实时性要求
工业控制设备中的总线技 术需要满足实时性的要求, 确保数据传输的可靠性和 及时性。
可靠性
工业环境中的总线技术需 要具备较高的可靠性,能 够抵抗恶劣环境的干扰。
成本效益
在工业控制设备中应用总 线技术时,需要考虑成本 效益,选择适合的方案以 满足实际需求。
总线技术在智能家居设备中的应用
家庭网络
智能家居设备中的总线技术用于 构建家控制
通过总线技术,用户可以通过手机、 平板等设备远程控制家中的智能家 居设备。
数据共享
总线技术还可以用于实现不同智能 家居设备之间的数据共享和协同工 作。
THANKS
感谢观看
IEEE总线标准提供了多种类型的总线,如1394、USB、以太网等,广泛应用于计算 机和外部设备之间的连接。
IEEE总线标准具有开放性和通用性,使得不同厂商之间的设备可以相互连接和通信。
ISA总线标准
ISA总线标准是一种早期的总线 标准,定义了主板和扩展卡之 间的连接规范。
ISA总线标准的数据传输速率较 慢,但它的简单性和兼容性使 其在某些领域仍被使用。
总线技术用于连接计算机内部的CPU、内存、显卡、声卡等芯片 和模块,实现它们之间的数据传输和通信。
提高系统性能
通过优化总线的带宽和传输速率,总线技术能够提高计算机硬件系 统的整体性能。
单片机课件 单片机总线与存储器的扩展30页PPT

单片ห้องสมุดไป่ตู้课件 单片机总线与存储器的扩
展
21、没有人陪你走一辈子,所以你要 适应孤 独,没 有人会 帮你一 辈子, 所以你 要奋斗 一生。 22、当眼泪流尽的时候,留下的应该 是坚强 。 23、要改变命运,首先改变自己。
24、勇气很有理由被当作人类德性之 首,因 为这种 德性保 证了所 有其余 的德性 。--温 斯顿. 丘吉尔 。 25、梯子的梯阶从来不是用来搁脚的 ,它只 是让人 们的脚 放上一 段时间 ,以便 让别一 只脚能 够再往 上登。
1、最灵繁的人也看不见自己的背脊。——非洲 2、最困难的事情就是认识自己。——希腊 3、有勇气承担命运这才是英雄好汉。——黑塞 4、与肝胆人共事,无字句处读书。——周恩来 5、阅读使人充实,会谈使人敏捷,写作使人精确。——培根
展
21、没有人陪你走一辈子,所以你要 适应孤 独,没 有人会 帮你一 辈子, 所以你 要奋斗 一生。 22、当眼泪流尽的时候,留下的应该 是坚强 。 23、要改变命运,首先改变自己。
24、勇气很有理由被当作人类德性之 首,因 为这种 德性保 证了所 有其余 的德性 。--温 斯顿. 丘吉尔 。 25、梯子的梯阶从来不是用来搁脚的 ,它只 是让人 们的脚 放上一 段时间 ,以便 让别一 只脚能 够再往 上登。
1、最灵繁的人也看不见自己的背脊。——非洲 2、最困难的事情就是认识自己。——希腊 3、有勇气承担命运这才是英雄好汉。——黑塞 4、与肝胆人共事,无字句处读书。——周恩来 5、阅读使人充实,会谈使人敏捷,写作使人精确。——培根
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数据总线用于外围芯片和单片机之间传送数据,它是双向的,可 以由单片机往外围芯片传送数据,也可以从外围芯片传送数据到单片机, 还包括从外部程序存储器读取指令。51单片机的数据传递是用8根线同 时进行的,即它的数据总线宽度是8位的,数据总线由P0口提供。
地址总线(AB:Address Bus)
51单片机共有16根地址信号线,即它的地址总线宽度是16位的, 地址总线由P0口提供低8位A0-A7(必须外加锁存器),P2口提供高8 位A8-A15,可操作的单元为216,共64K空间。
其常用芯片为AT29010,容量为128K×8。
TSOP封装的引脚图
DIP封装的引脚图
PLCC封装的引脚图
图 9-12 三种封装AT2910210A的引脚图
.
程 序 存 储 器 的 扩 展(二)
使用一片AT29C010A的扩展电路
13
.
程 序 存 储 器 的 扩 展(三)
单片机读取扩展程序存储器指令
P0口的地址和数据复用图
10
.
总 线 扩 展 方 法(二)
在总线扩展中,除了正确连接数据总线和地址总 线外,还需要注意控制总线的连接方法。RD与WR用 于控制数据传送的方向,均为低电平有效,RD有效时 表示单片机从外围器件读取数据;WR有效时表示单片 机向外围器件写入数据。PSEN用于读取外部程序存储 器,同样是低电平有效。EA用于选择单片机的程序存 储器空间,当EA为高电平时,系统复位后PC指针指向 片内0000H地址空间;当EA为低电平时,系统复位后 PC指针指向片外0000H地址空间。
通常取5V H(高电平)
≥90%VCC L(低电平) ≤10%VCC
9
HCT CMOS 与TTL兼容
.
总 线 扩 展 方 法(一)
在总线扩展中,P0口既作数据总线使用,又作 地址总线的低8位使用,是在不同的时间表示数据 和地址,这是芯片管脚的复用方法,扩展时要把P0 口的数据信号和地址信号分离开来,分离的方法是 利用ALE信号进行地址锁存。
单片机的系统扩展
总线简介
总线的概念:
所谓总线,就是连接系统中主机和各扩
展部件的公共信号线。
各个外围功能芯片通过三组总线与单片
机相连,达到系统扩展的目的,这三组总线
是数据总线、地址总线和控制总线。
根据总线的结构,可按照需要对单片机
系统进行相应的扩展设计了。
2
.
总线结构
3
.
三总线介绍
数据总线(DB:Data Bus)
16
.
数 据 存 储 器 的 扩 展(二)
数据存储器的一般连接方法
17
.
WR
数 据 存 储 器 的 扩 展(三)
1. 地址总线的连接 存储器地址总线的高8位A8-A15直接与单片机P2
口对应信号相连,低8位A0-A7与P0口锁存后的信号 相连。 2. 数据总线的连接
存储器的8位数据信号线直接与P0口对应相连。 3. 控制总线的连接
11
.
程 序 存 储 器 的 扩 展(一)
由于半导体技术的发展,单片机片内的程序存储 器通常已经够用,扩展的情况比较少见了。即使扩展, 只选择一片存储器芯片也可满足要求,一般选择 Flash ROM扩展程序存储器。因为其使用方便、价 格适宜,存储量大,已经得到广泛的应用,也常用于 MCS-51单片机的程序存储器扩展。
控制总线(CB:Control Bus)
除了数据总线和地址总线外,单片机同外围芯片传送数据时,还需 要一些控制信号来保证数据传送并决定如何进行数据传送,如数据传送 的方向,将P0口的数据和地址分离等,这些信号线就是控制总线。对 于某一根信号而言是单向的,对于所有的控制总线而言是双向的。
4
.
总线扩展
单片机写数据到扩展数据存储器的时序
20
.
扩展数据存储器地址计算
扩展数据存储器的地址计算是指当电路完成 后,根据电路计算对应的数据存储器的地址。当系 统中有多个扩展器件时,通常选用线选法、译码法 等方法实现CPU对不同器件的选择,并进行数据传 输的。当输出一地址时,只选择其中一个芯片处于 工作状态,其他芯片不工作,这样在数据传输时就 不会造成数据传输错误的问题了,选择芯片通常是 采用片选信号来进行操作的。
14
.
程 序 存 储 器 的 扩 展(四)
扩展程序存储器AT29C010A的读时序
15
.
数 据 存 储 器 的 扩 展(一)
MCS-51系列单片机内部的数据存储器容量为 128或256个字节,在通常的简单控制系统中还是足 够的,如果需要扩展,外部的最大容量为64KB。前 面已经提到其它功能芯片在三总线的扩展方式中, 也采用数据存储器的操作方式,需要占用地址,因 此在有其它功能芯片的扩展系统中,数据存储器的 扩展容量就不足64KB了。
21
.
扩展数据存储器地址计算举例
22
.
扩展数据存储器地址计算举例
23
.
扩展数据存储器地址计算举例
RD是单片机读取片外数据存储器的控制信号, 与存储器的读控制信号RD连接。单片机的 信号连接 数据存储器的WR信号。ALE控制锁存器分离地址和 数据信号,EA信号根据程序存储器的使用连接。
18
.
数 据 存 储 器 的 扩 展(四)
单片机读取扩展数据存储器的时序
19
.
数 据 存 储 器 的 扩 展(五)
所有的总线扩展片外资源,除ROM以外, 都当成RAM处理。ROM和RAM的地址可以重叠而 不会相互影响。因为访问这两部分所用的指 令是不同的。
MOVX 用于访问外部RAM空间; MOVC 用于访问ROM空间(片内片外都使 用该指令)
5
.
总线扩展电路图
6
.
锁存器简介
常用的锁存芯片是74HCT573。 74HCT573是带三态门的8D锁存器,OE 端为三态控制信号,应接地允许锁存的地址 信号输出。LE端为锁存控制信号,高电平有 效,即在LE为高电平时锁存器的输出状态 Q0-Q7和输入状态D0-D7相同,当LE为低时, 输出保持不变,与输入状态无关。
7
.
锁 存 器 简 介(二)
D
D
GQ
Q
D
D
GQ
Q
:
:
D
D
:
GQ
Q
G OE
P2 ALE
P0
80C31
G OE
AB
74LS373
D7 Q7
::
::
D0 Q0
DB
8
.
驱动器件介绍
LS器件和HC器件的区别
LS TTL VCC= 5V
H(高电平) ≥2.8V
L(低电平) ≤0.8V
HC
CMOS VCC:3—6V
地址总线(AB:Address Bus)
51单片机共有16根地址信号线,即它的地址总线宽度是16位的, 地址总线由P0口提供低8位A0-A7(必须外加锁存器),P2口提供高8 位A8-A15,可操作的单元为216,共64K空间。
其常用芯片为AT29010,容量为128K×8。
TSOP封装的引脚图
DIP封装的引脚图
PLCC封装的引脚图
图 9-12 三种封装AT2910210A的引脚图
.
程 序 存 储 器 的 扩 展(二)
使用一片AT29C010A的扩展电路
13
.
程 序 存 储 器 的 扩 展(三)
单片机读取扩展程序存储器指令
P0口的地址和数据复用图
10
.
总 线 扩 展 方 法(二)
在总线扩展中,除了正确连接数据总线和地址总 线外,还需要注意控制总线的连接方法。RD与WR用 于控制数据传送的方向,均为低电平有效,RD有效时 表示单片机从外围器件读取数据;WR有效时表示单片 机向外围器件写入数据。PSEN用于读取外部程序存储 器,同样是低电平有效。EA用于选择单片机的程序存 储器空间,当EA为高电平时,系统复位后PC指针指向 片内0000H地址空间;当EA为低电平时,系统复位后 PC指针指向片外0000H地址空间。
通常取5V H(高电平)
≥90%VCC L(低电平) ≤10%VCC
9
HCT CMOS 与TTL兼容
.
总 线 扩 展 方 法(一)
在总线扩展中,P0口既作数据总线使用,又作 地址总线的低8位使用,是在不同的时间表示数据 和地址,这是芯片管脚的复用方法,扩展时要把P0 口的数据信号和地址信号分离开来,分离的方法是 利用ALE信号进行地址锁存。
单片机的系统扩展
总线简介
总线的概念:
所谓总线,就是连接系统中主机和各扩
展部件的公共信号线。
各个外围功能芯片通过三组总线与单片
机相连,达到系统扩展的目的,这三组总线
是数据总线、地址总线和控制总线。
根据总线的结构,可按照需要对单片机
系统进行相应的扩展设计了。
2
.
总线结构
3
.
三总线介绍
数据总线(DB:Data Bus)
16
.
数 据 存 储 器 的 扩 展(二)
数据存储器的一般连接方法
17
.
WR
数 据 存 储 器 的 扩 展(三)
1. 地址总线的连接 存储器地址总线的高8位A8-A15直接与单片机P2
口对应信号相连,低8位A0-A7与P0口锁存后的信号 相连。 2. 数据总线的连接
存储器的8位数据信号线直接与P0口对应相连。 3. 控制总线的连接
11
.
程 序 存 储 器 的 扩 展(一)
由于半导体技术的发展,单片机片内的程序存储 器通常已经够用,扩展的情况比较少见了。即使扩展, 只选择一片存储器芯片也可满足要求,一般选择 Flash ROM扩展程序存储器。因为其使用方便、价 格适宜,存储量大,已经得到广泛的应用,也常用于 MCS-51单片机的程序存储器扩展。
控制总线(CB:Control Bus)
除了数据总线和地址总线外,单片机同外围芯片传送数据时,还需 要一些控制信号来保证数据传送并决定如何进行数据传送,如数据传送 的方向,将P0口的数据和地址分离等,这些信号线就是控制总线。对 于某一根信号而言是单向的,对于所有的控制总线而言是双向的。
4
.
总线扩展
单片机写数据到扩展数据存储器的时序
20
.
扩展数据存储器地址计算
扩展数据存储器的地址计算是指当电路完成 后,根据电路计算对应的数据存储器的地址。当系 统中有多个扩展器件时,通常选用线选法、译码法 等方法实现CPU对不同器件的选择,并进行数据传 输的。当输出一地址时,只选择其中一个芯片处于 工作状态,其他芯片不工作,这样在数据传输时就 不会造成数据传输错误的问题了,选择芯片通常是 采用片选信号来进行操作的。
14
.
程 序 存 储 器 的 扩 展(四)
扩展程序存储器AT29C010A的读时序
15
.
数 据 存 储 器 的 扩 展(一)
MCS-51系列单片机内部的数据存储器容量为 128或256个字节,在通常的简单控制系统中还是足 够的,如果需要扩展,外部的最大容量为64KB。前 面已经提到其它功能芯片在三总线的扩展方式中, 也采用数据存储器的操作方式,需要占用地址,因 此在有其它功能芯片的扩展系统中,数据存储器的 扩展容量就不足64KB了。
21
.
扩展数据存储器地址计算举例
22
.
扩展数据存储器地址计算举例
23
.
扩展数据存储器地址计算举例
RD是单片机读取片外数据存储器的控制信号, 与存储器的读控制信号RD连接。单片机的 信号连接 数据存储器的WR信号。ALE控制锁存器分离地址和 数据信号,EA信号根据程序存储器的使用连接。
18
.
数 据 存 储 器 的 扩 展(四)
单片机读取扩展数据存储器的时序
19
.
数 据 存 储 器 的 扩 展(五)
所有的总线扩展片外资源,除ROM以外, 都当成RAM处理。ROM和RAM的地址可以重叠而 不会相互影响。因为访问这两部分所用的指 令是不同的。
MOVX 用于访问外部RAM空间; MOVC 用于访问ROM空间(片内片外都使 用该指令)
5
.
总线扩展电路图
6
.
锁存器简介
常用的锁存芯片是74HCT573。 74HCT573是带三态门的8D锁存器,OE 端为三态控制信号,应接地允许锁存的地址 信号输出。LE端为锁存控制信号,高电平有 效,即在LE为高电平时锁存器的输出状态 Q0-Q7和输入状态D0-D7相同,当LE为低时, 输出保持不变,与输入状态无关。
7
.
锁 存 器 简 介(二)
D
D
GQ
Q
D
D
GQ
Q
:
:
D
D
:
GQ
Q
G OE
P2 ALE
P0
80C31
G OE
AB
74LS373
D7 Q7
::
::
D0 Q0
DB
8
.
驱动器件介绍
LS器件和HC器件的区别
LS TTL VCC= 5V
H(高电平) ≥2.8V
L(低电平) ≤0.8V
HC
CMOS VCC:3—6V