2011~2012学年第二学期期末考试《数字逻辑》试卷(A)
2011-2012-2电子科大《数字逻辑设计及应用》期末考试题参考解答
………密………封………线………以………内………答………题………无………效……电子科技大学2011 -2012学年第 二 学期期 末 考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式： 闭卷 考试日期： 20 12 年 07 月 02 日 考试时长：_120___分钟课程成绩构成：平时 30 %， 期中 30 %， 实验 0 %， 期末 40 % 本试卷试题由___六__部分构成，共__6___页。
I. Fill out your answers in the blanks (3’ X 10=30’)1. The inputs of a full-adder are A =1, B=1, C in =1. Then the output C out is ( 1 ).2. If an 74x148 priority encoder has its 0, 2, 4, and 6 inputs at the active level, the active LOW binary output is ( 001 ).3. If an J-K flip-flop with J=1 and K=1 has a 10kHz clock input, the Q output is a (5k ) Hz square wave. 4. A sequential circuit whose output depends on the state and inputs is called a ( Mealy ) state machine. 5. If we observed the waveforms of output Q 1、Q 2、Q 3 of three flip-fl0ps of a counter as the Figure 1, the modulo of the counter should be ( 6 ).Figure 16. State/output table for a sequential circuit is shown as table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X =01011101, the output sequence should be ( 11000100 ).CP Q 1 Q 2 Q 3………密………封………线………以………内………答………题………无………效……7.Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 3 ) up/down counter.8. A 4-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 15 ) normal states. 9. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 2, assume the initial state is Q 2Q 1Q 0=110, the feedback function LIN = Q 2/Q 1/ + Q 2Q 0/, the output sequence in Q 2 is ( 110100 ).Figure 210. When the input is 01000000 of an 8 bit DAC, the corresponding output voltage is 2V . The output voltage range for the DAC is ( 0 ~ 7.97 )V .II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBOUT=AGTBOUT=0, AEQBOUT=1 on its outputs, the cascading inputs are ( B ).A) ALTBIN=0, AEQBIN=0, AGTBIN=0 B) ALTBIN=0, AEQBIN=1, AGTBIN=0 C) ALTBIN=1, AEQBIN=0, AGTBIN=1 D) ALTBIN=1, AEQBIN=1, AGTBIN=1 2. For an edge-triggered D flip-flop, ( D) is correct.A) a change in the state of the flip-flop can only at a clock pulse edge B) the state that the flip-flop goes to depends on the D inputn+1n 21………密………封………线………以………内………答………题………无………效……C) the output follows the input at each clock pulse D) all of these answers3. An asynchronous counter differs from a synchronous in ( B ). A) the number of states in its sequence B) the method of clocking C) the type of flip-flop used D) the value of the modulus4. A modulus-10 Johnson counter requires ( C ).A) ten flip-flopB) four flip-flopC) five flip-flopD) twelve flip-flop5. The capacity of a memory that has 10 bits address bus and can store 8 bits at each address is ( B ). A) 1024 B) 8192 C) 80 D) 256III. A D Latch and a D Flip-flop are shown in Figure 3. The waveforms of a clock CP and aninput D are shown in Figure 4. Assume the initial state of Q is 1. Try to draw the waveforms of Q of the D Latch and the D Flip-flop. Ignore the delay of the circuit. (15’ )Figure 3CP DttFigure 4Answer:………密………封………线………以………内………答………题………无………效……CP D 锁锁锁锁锁锁QQIn the waveform of the output, the delay of the gate circuit has been taken into consideration. 评分标准：1.锁存器和触发器Q 端波形上升、下降沿正确，得12分；每错一处扣1分，扣完12分为止；2.判断上升沿和高电平状态有效，得3分；错一个扣1分，扣完3分为止。
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答
电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期：20 13 年07 月05 日考试时长：_120___分钟课程成绩构成：平时30 %，期中30 %，实验0 %，期末40 %本试卷试题由___七__部分构成，共__7___页。
I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation，the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have ( 16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C isactive low.B) A D flip flop is edge triggered and its output will not change until the edge of thecontrolling CLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CABCD WX W+Y ZZ ’X ’+YYZ1X ’Z ’Figure 2III. Analyze the sequential-circuit as shown in Figure 3, D Flip-Flop with asynchronouspreset and clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q 2Q 1=00, complete the timing diagram for Q 2 ,Q 1 and Z. [10’]Figure 3参考答案：激励方程: D 1=Q 2/，D 2= Q 1转移方程：Q 1 *= D 1=Q 2/，Q 2 *=D 2= Q 1 输出方程：Z= (CLK+Q 2)/参考评分标准：1. 5个方程正确得5分；每错一个扣1分，扣完5分为止；2. Q 1、Q 2、Z 的波形边沿判断正确，得3分，错一个，扣1分，扣完3分为止；每个上升沿和下降沿各0.5分，错1处扣0.5分，扣完7分为止。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
《数字逻辑与数字系统》期末考试试题(A)
北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等物品一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。
五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。
考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分满分 10 20 10 10 10 12 14 14 得分 阅卷 教师一、选择题（每小题1分，共10分。
）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。
A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。
如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（ ）。
A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（ ）。
A . 无效状态自动进入有效循环，称为具有自启动能力。
11-12-2高等数学下(通信、电子本科)A卷及标准答案
2011 - 2012学年第二学期期末考试《高等数学(下)》试卷(A)答卷说明：1、本试卷共6页，四个大题，满分 100分，120分钟完卷。
2、闭卷考试。
3、适用班级：11级通信系、电子系本科各班题号-一--二二三四总分分数评阅人： ____________ 总分人： __________________________、单项选择题(共 10小题，每小题3分，共30分)。
【A 】设有直线L ： 口 =丄二二2及平面二:2x y =1,则直线L1 -2 1(A)平行于二 (B) 在二内 (C)垂直于二 (D) 与二斜交【D 】2.锥面z立体在xoy 面的投影为[A l 4.函数z = f (x, y)在点(x 0, y 0)处可微分，则函数在该点1 1【C 】5.将二次积分pdx. f(x,y)dy 转化成先对x ,后对y 的二次积分为(A)必连续 (C)必有极值(D)(B)偏导数必存在且连续偏导数不一定存在(A) (x -1)2 y 2=1 (B) (x-1)2 y 2 乞 1(C)z= 0,(x -1)2y 2 -1(D)z =0,(x_1)2y 2 _1【C 3.设函数z 二z(x, y)由方程e z = e + xyz 确定，则一z的值为(1,0,1)(A) d(B)e (C)(D)11 1 x( A )°dy y f(x, y)dx(B)°dy 0f(x,y)dx( C )1 y0dy 0f(x,y)dx(D) 1 10dy 0f(x,y)dx【D] 6.设L为圆周x22y =1(逆时针方向),则口L(x y)dx (3y -2x)dy( A 3 二(B) 2 二(C) 4 二(D) -3'：【D】7.下列级数中，收敛的级数是001(A) ----------- (B)n4 . 2n 1f (3n4 2n(C)1 nn4 1 * n2(D)nm n ■ 1°°(x _1)n 【B] 8.幕级数a(x n丿■的收敛域为心n3n(A) ( -2, 4) (B)[-2,4)(C)[-2,4](D)(-2, 4]【C】9.微分方程y - y = 0满足初始条件y l x出=2的特解为(A) y =e x1( B)xy = e 2x x(C) y = 2e (D) y = e【B] 10.具有特解y1.x .x二e , y2 二xe的二阶常系数齐次线性微分方程是(A) y -2y y = 0(B)y 2y y = 0(C) y y - 2y = 0(D)y - y 2y = 0得分|二、填空题(共5小题，每小题3分,共15分)1. 设两点A(1,2,1)及B (2,1,3),则| AB | = | AB | = •、6 _；向量AB与z轴的夹角为，r则方向余弦COS ；* = ____ . COS f = ----32. 设z = y x,则dz=_dz = y x In yd^xy x^dy.3. 函数f(x, y) =x2y — y2在点P(1,1)处方向导数的最大值为_T5 _____________ .4. 设L是连接(1,0)及(0,1)两点的直线段，则[(x + y)ds=_J2 _______________ .15.函数 展开成X 的幕级数为3 x1.已知曲面Z =x 2 ・y 2-2上一点M (2,1,3)，⑴ 求曲面在M 点处的一个法向量；(2) 求曲面在M 点处的切平面及法线方程•2.求函数 f (x, y) = 2(x 「y)「x 2「y 2 的极值.2 2 2 23.平面薄片的面密度为」(x,y)=x y 1,所占的闭区域 D 为圆周x y =1及坐标轴所围成的第一象限部分，求该平面薄片的质量.4.利用高斯公式计算曲面积分(3z 2x)dydz - (y 3 -2xz)dxdz - (3x 2z)dxdy ,其中Z为上半球面z = a 2 -x 2 - y 2及平面z = 0所围立体的整个边界曲面的外侧5.设曲线通过原点，且曲线上任一点 M (x, y)处的切线斜率等于 x - y ,求该曲线的方程.6. 求微分方程y -3y ，2y =e x 的通解.3n7. 判断级数v (-1)n °半是否收敛？如果收敛，是绝对收敛还是条件收敛?心 4四、综合应用题(共2小题，共13分，其中第1题6分，第2题7分).1. (6分)要用钢板造一个体积为4( m 3)长方体无盖容器，应如何选择容器的尺寸，使n 1n z03nx , -3 ：：三、计算题(共7小题，每小题6分,共42分)得用料最省？》 2 * 》2. (7分)设在xoy平面有一变力F(x, y) =(x • y2) i (2x^8) j构成力场,(1)证明质点在此力场中移动时,场力所作的功与路径无关 ；(2)计算质点从点 A(1,0)移动到点《高等数学(下)》试卷(A) 第5页 共6页B(2,1)时场力所作的功(1)|ABH<6; COS 63x(2) dz = y Inydx xy x_l dy、2「¥x n ,—3»3n £3三.计算题(每小题6分,共42分).1.(6 分)(1)由 z = x 2y 2 -2 得，Z x =2x,Z y =2y ,曲面在点M (2,1,3)处的一个法n=(-4, -2,1))2分)⑵ 在点M (2,1,3)的切平面方程为4(x-2)，2(y-1)-(z-3) =04x 2y-z -7 -0选择题每小题3分共30分)..填空题(每小题3分,共15分).... (2 分) 法x y 42分)线z -3 -1A 二 f xx （1,—1） = —2,B 二 f xy （1,—1） = °,C 二 f yy （1, — 1） = -2,则2AC - B=4 ° , A ：： ° , .................................................................................. （2 分）所 以 （-1 为 极 大 值 点 ， 极 大 值f （1,—1） =2 ............................................................. （2 分） 3.（6分）平 面 薄 片的 质M 二 J（x, y ）dxdy 二（x 2 y 2 1）dxdy .......................... （ 2 分）DD1 o2dr C 1）Z ° - °v/【丄加丄詩彳二3二 ................................ （2分）2 4 2 84.（6 分）所围空间区域 门={（ x, y, z ） |0 _ z _ a 2-X 2 - y 2} 由高斯公式，有原式r "耳◎迅）dv0 ex oy cz!!! （3z 2 3y 2 3x 2）dv ............................. （ 2 分）Q2 a=3茁 2sin 「d 「r 2 r 2dr ................................. （ 2 分）0 - 0 02.（6 分）f x =2_2x, f y =-2—2yf x 二 0,占八（2 分）y=°,（2 分）（-1 xy丑1 6=3 2二[-cos J： [ r5]0 a5......................... ( 2 分)5 55.(6分)设所求曲线为y = y(x),由题意得，y = x- y , y(0) = 0,该方程为一阶线性微分方程y・y=x, 其中P( x) 1 Q, x ........................... x .......................... ( 2 分)_p(x)dx |P(x)dx _|dx f dx故通解为y = e [ e Q(x)dx C] =e [ xe dx C] [xe x dx C]二e ▲ (xe x _ e x C)二Ce」x -1(2 分)2分)从而Q(x)二-x,特解y - -xe x, (2 分)y(0)=0 从而所求曲线为6.(6 分)对应的齐次方程y”-3y、2y=0的特征方程为r2-3r•2=0，得特征根则对应的齐次方程的y =C1e x C2e2x2分)对于非齐次方程y ” -3y： 2y二e x, ' =1为r2-3r *2=0的单根，P(x) =1,设其* y特解为y -Q(x)e x,其中Q(x)=ax, a为待定系数，Q(x)满足Q (x) (2' p)Q(x)二P(x)0 (2 1 _3)(a) =17.(6分)由于》(一1)n 4 3n4ny 二C^x C2e2x_xe x.而|im 加=lim匸匕=丄 , 贝U (—2卑1 )收y u n F 4n 4 心4n 敛，................................... （ 3 分）3n从而'•（_ ni i3n ）也收敛，且为绝对收心4n敛. ....................................... （3分）四、综合应用题（共2小题,共13分,其中第1题6分,第2题7分）.41.（6分）设该容器的长，宽，高为x, y,z,由题意知xyz=4,则z ,容器的表面积xy4 8 8A = xy 2yz 2xz = xy 2(x y) xy , x 0, y 0xy x y分）( 2 分)因实际问题存在最小值，且驻点唯一，所以当x二y = 2（ m）, z = 1（ m）时，容器的表面积最小，从而用料最省. .....................................................................（1分）2.（7 分）证明：（1）P（x, y）=x y2, Q（x, y） = 2xy-8,由于在xoy面内，—=2y Q恒成立，且P连续，® ex cy ex2分)故质点在该力场中移动时场力所作的功与路径无关. ................................... （4分）⑵质点从点A（1,0）移动到点B（2,1）时场力所作的功（与路径无关），路径L可取折线段A > C,C > B,其中点C(2,0),从而(2,1) * (2,1)W F dr Pdx Qdy%,。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
上海海事大学数字逻辑试卷
上 海 海 事 大 学 试 卷2010 — 2011 学年第二学期期末考试 《 数字逻辑（digital logic ） 》（A 卷）班级 学号 姓名 总分一、填空题 (每空1分，共15分)请将正确答案写在题目中的括号内。
1、The period(周期) of the waveform below is _______, and its frequency(频率) is ________.2、(1110)B= _________D ; (27) Q= _________B; 156= ________________8421BCD;3、The output of sequential logic circuit not only depends on the current inputs but alsodepends on the_________.4、A 3-variable Karnaugh map has_________ cells.5、A 3-bit binary counter has a maximum modulus(模) of_________, A modulus-20 counter must have at least _________flip-flops. A modulus-10 ring counter(环形计数器) requires _________flip-flops.6、The frequency of the waveform at ① is_________ and at ② is_________, and the overall modulus is _________.7、An input variable combination that can not occur (or not allowed) can be treated as ______ . 8、A device consists of arrangements of flip-flops which can be used to store and shift data calls a_________.二、 选择题（每题1分，共计10分） 1、The term bit means( )(A) A small amount of data (B) a 1 or a 0 (C) binary digit (D) both answers (B) and (C) 2、All Boolean expression can be implemented with （ ）(A) NAND gates only (B) NOR gates only(C) combinations of AND gates, OR gates, and inverters (D) any of these--------------------------------------------------------------------------------------装订线------------------------------------------------------------------------------------3、The modulus of a Johnson counter(扭环型计数器) with n flip-flops is （ ）.(A) n (B)2n (C) 2n －1(D)2n-2n4、A 4-bit parallel adder can add （ ）(A) four bits in sequence (B) two 2-bit binary numbers (C) two 4-bit binary numbers (D) four bits at a time5、An asynchronous(异步) counter differs from a synchronous(同步) counter in （ ） (A) the number of states in its sequence (B) the method of clocking (C) the type of flip-flops used (D) the value of the modulus6、The circuit without invalid state is （ ）(A) the S-R latch (B) the gated S-R latch (C)the edge-triggered S-R flip-flop (D)the edge-triggered D flip-flop 7、The modulus of the counter below is ( )(A) 5 (B) 6 (C)7 (D) 88、The code that has an odd-parity (奇校验码) error is （ ）(A) 100110010 (B) 011101010 (C) 1011110119、设寄存器A,B 均为四个二进制位，则A 的高位清0，可由操作( )实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
,而对偶函数 F’= 、 、和
。 。
A、 B、 4、同步计数器是指 的计数器。 A. 由同类型触发器 B. 各触发器的时钟端连接在一起，统一由时钟控制 C. 可以用前一级触发器的输出作为后一级触发器的时钟 D. 可以用后一级触发器的输出作为前一级触发器的时钟 5、下列触发器中，不能实现 Q
n 1
= Q 的是
AB CD
00 00 01 11 10 1
01 1
11 1
10 1
1
1
11、时序逻辑电路中一定包含 A. 加法器 B.比较器
电路。 C. 数据选择器 。 D. ABC D
D. 触发器
12、与最小项 ABC D 逻辑相邻的最小项是 A. ABC D B. ABCD C. ABC D
13. 一个模 10 计数器至少需要 个触发器组成。 A. 2 B. 3 C.4 D. 9 14. 从编程特性讲，GAL 的与阵列 ，或阵列 。 A.可编程，固定 B. 固定，可编程 C. 可编程，可编程 三、分析题（共 20 分）
……………………………… 密……………………………… 封 ………………………………… 线 ………………………………
2011~2012 学年第二学期期末考试《数字逻辑》试卷（A）答题纸（二）
四、设计题（共 30 分）
A-4
A-5
A-6
A-7
……………………………… 装 ……………ห้องสมุดไป่ตู้……………… 订 ………………………………… 线 ………………………………
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………
课程______数字逻辑
______班级________________________姓名__________________________学号________________________
填表人签名：
年
月
日
装订人签名：
年
月
日
系（教研室）主任签名：
年
月
日
A-8
A-9
……………………………… 密……………………………… 封 ………………………………… 线 ………………………………
2011~2012 学年第二学期期末考试《数字逻辑》试卷（A）答题纸（一）
题号 得分 （注意：上表由教师填写各题得分，学生不得填写） 一、填空题（每空 1 分，共 22 分） 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 二、选择题（每题 2 分，共 28 分） 1 2 3 4 5 6 7 8 9 10 11 12 13 14
一 二 三 四 五 六 七 八 九 十 十一 十二 十三 十四 十五 十六 十七 十八 十九 二十 总 分
三、分析题（共 20 分）
A-3
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………
课程___数字逻辑_____________班级________________________姓名__________________________学号________________________
……………………………… 密……………………………… 封 ………………………………… 线 ……………………………… 安
C.
徽
工
业
大
学
试
题
纸（二）
AB AC ( A B)(B C )
D. A AC A C
10、函数 F(A,B,C,D)的卡诺图如右图所示， 则其最简与－或表达式 F = 。 A. BC D BC D AC D C. BC D BC D AC D B. BD BC D D. B D BC D
A-2
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………
课程___数字逻辑_____________班级________________________姓名__________________________学号________________________
一、填空题（每空 1 分，共 22 分） 1、组合逻辑电路在任意时刻的稳定输出信号取决于 2、TTL 三态门的三种可能输出状态是 、 、 3、消除组合电路的险象，常用的方法有： 、 4、逻辑函数表达式有 和 两种标准形式。
。 。 、
。
5、用反演规则写出逻辑函数 F ( A B)( A C )(C DE) E 的反函数 F 6、描述组合电路输入输出关系的表格称之为 。 7、不同于组合逻辑电路，描述时序逻辑电路的功能需要三组表达式（或三组方程） ，它们是有： 8、 门电路的输入、输出高电平赋值为 ，低电平赋值为 ，这种约定称为正逻辑约定。 9. 时序逻辑电路的即时输出不仅与 有关，还与 有关。 10. 格雷码的特点是 。 11、当前高密度可编程逻辑器件主要包括 和 两种形态。 二、单项选择题（每题 2 分，共 28 分） 1、表示任意两位无符号十进制数需要 位二进制数。 A．6 B．7 C．8 D．9 2、标准或-与式是由 构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 3、下列电路中， （ ）属于组合电路。
Q1 Q1
Q2 Q2
Q3 Q3
四、设计题（共 30 分） 1、评奖委员会由 A、B、C 三人组成，其表决权如下：若 A 赞成，则其余两人 只要有一人赞成可获奖；若 A 不赞成，则其余两人都赞成才可获奖。 ⑴ 列出“获奖决议通过”的真值表； ⑵ 写出最小项逻辑表达式； (3)画出用 74LS138 实现的逻辑电路图。 2、采用上升沿触发的 D 触发器设计一个同步四进制格雷码加法计数器。 ⑴ 列出状态转换真值表； ⑵ 写出激励函数表达式 (3)画出逻辑电路图。
……………………………… 密 ……………………………… 封 ………………………………… 线 ……………………………… 安
题号 得分
一 二 三 四 五 六
徽
七
工
八 九
业
十
大
十一
学
十二
试
十三 十四
题
十五
纸
十六 十七 十八 十九 二十 总 分
2011~2012 学年第二学期期末考试《数字逻辑》试卷（A）
（所有解答均要求写在答题纸上，仅写在试卷上的将不得分）
以下各项在空格内打√或说明
1. 考试类型：全国统考_____省部统考_____校统考_____院统考_____非统考_____ 2. 试题来源：国家题库_____省部题库_____校题库_____教考分离_____任课教师命题_____ 3. 阅卷方式：考评分离_____流水作业_____任课教师批改_____ 4. 卷面成绩是否作技术处理： 是_____否_____，加_____分，减_____分 5. 考试方式：开卷_____闭卷_____考试_____考查_____ 6. 考试时间：_____年_____月_____日自_____时_____分至_____时_____分 7. 缓考（缺考）生姓名：__________________________________________________ 8. 违纪生姓名：__________________________________________________________
F
D. 固定，固定
1、四选一数据选择器构成的逻辑电路如下图所示，写出 F 的逻辑表达式，并判断是否存在竞争冒险。
Y A B A1 A 0 D0 D 1 D2 D 3
1
C
C
0
2、分析如下时序电路，做出状态转换图，判断该电路是否存在挂起现象。
Q0 FF0 1D D0 C1 CP Q0 Q0 FF1 1D D1 C1 Q1 FF2 1D D2 C1 Q2 FF3 1D D3 C1 Q3
n
。
A. JK 触发器 B. D 触发器 C. T 触发器 D. RS 触发器 6、4 位二进制加法计数器正常工作时，从 0000 开始计数，经过 1000 个输入计数脉冲之后，计数器的状态应该是 A. 1000 B. 0100 C. 0010 D. 0001 7、可以用来实现并/串和串/并转换的器件是 。 A. 计数器 B. 移位寄存器 C. 存储器 D. 序列信号检测器 8、设计一个四位二进制码的奇偶位发生器（假定采用偶检验码） ， 需要 A．2 B. 3 C. 4 D. 5 9、下列表达式中，正确的是 。 A. ABC A B C B. AB BC AC B
。
个异或门。
A-1
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………
课程___数字逻辑___________班级________________________姓名__________________________学号________________________
安 徽 工 业 大 学 试 卷 封 面
课程名称__数字逻辑_________任课教师___________________实考人数___________________
装订份数：共_______册 本册为第_______册考卷_______份
试卷评阅人和审核人签名
题号 评阅人 审核人
一 二 三 四 五 六 七 八 九 十 十一 十二 十三 十四 十五 十六 十七 十八 十九 二十