计算机组成原理课程设计
《计算机组成原理》教案
《计算机组成原理》教案一、教学目标1. 了解计算机硬件系统的组成及功能2. 掌握数据的表示和运算方法3. 理解存储器的层次结构和工作原理4. 掌握中央处理器（CPU）的工作原理和性能指标5. 了解计算机的输入输出系统及其接口技术二、教学内容1. 计算机硬件系统计算机的组成输入输出设备存储器中央处理器（CPU）2. 数据的表示和运算数制转换计算机中的数据类型算术运算逻辑运算3. 存储器层次结构随机存储器（RAM）只读存储器（ROM）硬盘存储器虚拟存储器4. 中央处理器（CPU）CPU的组成和结构指令集和指令系统指令执行过程CPU性能指标5. 输入输出系统输入输出设备I/O接口技术中断和直接内存访问（DMA）总线和接口三、教学方法1. 采用讲授法，讲解基本概念、原理和方法。
2. 结合实例分析，让学生更好地理解计算机组成原理。
3. 使用实验和实训，培养学生的实际操作能力。
4. 开展课堂讨论和小组合作，提高学生的分析和解决问题的能力。
四、教学资源1. 教材：《计算机组成原理》2. 课件：PowerPoint或其他教学软件3. 实验设备：计算机、内存条、硬盘等4. 网络资源：相关在线教程、视频、论文等五、教学评价1. 平时成绩：课堂表现、作业、实验报告等（30%）2. 期中考试：测试计算机组成原理的基本概念、原理和方法（30%）3. 期末考试：综合测试计算机组成原理的知识点和实际应用（40%）六、教学安排1. 课时：共计48课时，每课时45分钟。
第一章：8课时第二章：6课时第三章：10课时第四章：10课时第五章：4课时第六章：6课时第七章：6课时第八章：4课时第九章：4课时第十章：4课时2. 教学方式：讲授、实验、课堂讨论、小组合作等。
七、教学重点与难点1. 教学重点：计算机硬件系统的组成及功能数据的表示和运算方法存储器的层次结构和工作原理中央处理器（CPU）的工作原理和性能指标输入输出系统及其接口技术2. 教学难点：存储器的工作原理中央处理器（CPU）的指令执行过程输入输出系统的接口技术八、教学进度计划1. 第一周：计算机硬件系统概述2. 第二周：数据的表示和运算3. 第三周：存储器层次结构4. 第四周：中央处理器（CPU）5. 第五周：输入输出系统6. 第六周：综合练习与实验九、教学实践活动1. 实验：实验一：计算机硬件组成认识实验二：数据表示与运算实验三：存储器测试实验四：CPU性能测试实验五：输入输出系统实验2. 课堂讨论：讨论话题：计算机硬件技术的未来发展讨论形式：小组合作、课堂分享1. 课程结束后，对教学效果进行自我评估和反思。
微型计算机组成原理课程设计
微型计算机组成原理课程设计1. 设计概述本课程设计是针对微型计算机组成原理课程的一个实践性设计。
设计内容包括微型计算机的CPU、存储器、输入输出接口等基本组成部分。
设计通过采用Verilog语言进行仿真和验证，以加深学生对微型计算机硬件实现的理解和应用。
2. 设计目标通过本课程设计，学生应该掌握以下能力：1.掌握微型计算机的CPU、存储器、输入输出接口等基本组成部分的工作原理和设计方法；2.熟练掌握Verilog语言进行硬件设计的方法；3.能够进行微型计算机硬件实现的仿真和验证。
3. 设计背景随着信息技术的迅速发展，微型计算机已经成为了我们日常生活和工作中不可或缺的一部分。
因此，对微型计算机的组成原理进行深入的理解和掌握，不仅有利于扩展个人技能和知识面，也具有重要的实际意义。
本课程设计旨在通过实践的方式，让学生更加深入地理解微型计算机的组成原理和实现方法，并能够应用所学知识进行微型计算机硬件的仿真和验证。
4. 设计内容4.1 CPU设计本设计通过Verilog语言进行CPU的设计。
学生需要掌握Verilog语言的基本语法和硬件设计方法，设计一个简单的CPU模块，并进行仿真和验证。
CPU的设计包括以下步骤：1.确定CPU的指令系统；2.设计CPU的指令格式和寻址方式；3.根据指令系统设计CPU的控制逻辑；4.设计ALU模块进行算术逻辑运算；5.设计寄存器模块进行数据存储和传输；6.进行仿真和验证。
4.2 存储器设计本设计通过Verilog语言进行存储器的设计。
学生需要掌握Verilog语言中的存储器模块的设计方法，设计一个简单的存储器模块，并进行仿真和验证。
存储器的设计包括以下步骤：1.确定存储器的存储结构和存储单元大小；2.设计存储器读写控制逻辑；3.进行仿真和验证。
4.3 输入输出接口设计本设计通过Verilog语言进行输入输出接口的设计。
学生需要掌握Verilog语言中的输入输出接口模块的设计方法，设计一个简单的输入输出接口模块，并进行仿真和验证。
计算机组成原理课程设计报告书
计算机组成原理课程设计报告书计算机组成原理课程设计报告书目录一．实验计算机设计 1 1.整机逻辑框图设计1 2.指令系统的设计2 3．微操作控制部件的设计5 4．设计组装实验计算机接线表 13 5．编写调试程序 14 二．实验计算机的组装 14 三．实验计算机的调试 15 1.调试前准备 15 2.程序调试过程16 3.程序调试结果16 4.出错和故障分析16 四．心得体会17 五．参考文献 17 题目研制一台多累加器的计算机一实验计算机设计1.整机逻辑框图设计此模型机是由运算器，控制器，存储器，输入设备，输出设备五大部分组成。
1.运算器又是有299，74LS181完成控制信号功能的算逻部件，暂存器LDR1，LDR2，及三个通用寄存器R0，R1，R2等组成。
2.控制器由程序计数器PC、指令寄存器、地址寄存器、时序电路、控制存储器及相应的译码电路组成。
3.存储器RAM是通过CE和W/R两个微命令来完成数据和程序的的存放功能的。
4输入设备是由置数开关SW控制完成的。
5.输出设备有两位LED数码管和W/R控制完成的LR0 LR1 LR2 寄存器Ax Bx Cx R0-G R1-G R2-G 数据总线（D_BUS）ALU-G ALU M CN S3S2S1S0 暂存器LT1 暂存器LT2 LDR1 LDR2 移位寄存器 M S1 S0 G-299 输入设备 DIJ-G 微控器脉冲源及时序指令寄存器 LDIR 图中所有控制信号 LPC PC-G 程序计数器 LOAD LAR 地址寄存器存储器 6116 CE WE 输出设备 D-G W/R CPU 图 1 整机的逻辑框图图1-1中运算器ALU由U7--U10四片74LS181构成，暂存器1由U3、U4两片74LS273构成，暂存器2由U5、U6两片74LS273构成。
微控器部分控存由U13--U15三片2816构成。
除此之外，CPU的其他部分都由EP1K10集成。
《计算机组成原理》教案
《计算机组成原理》教案一、课程简介1.1 课程背景计算机组成原理是计算机科学与技术专业的一门核心课程，旨在帮助学生了解和掌握计算机的基本组成、工作原理和性能优化方法。
通过本课程的学习，学生将能够理解计算机硬件系统的整体结构，掌握各种计算机组件的功能和工作原理，为后续学习操作系统、计算机网络等课程打下基础。
1.2 课程目标（1）了解计算机系统的基本组成和各部分功能；（2）掌握计算机指令系统、中央处理器（CPU）的工作原理；（3）熟悉存储器层次结构、输入输出系统及总线系统；（4）学会分析计算机系统的性能和优化方法。
二、教学内容2.1 计算机系统概述（1）计算机的发展历程；（2）计算机系统的层次结构；（3）计算机系统的硬件和软件组成。
2.2 计算机指令系统（1）指令的分类和格式；（2）寻址方式；（3）指令的执行过程。
2.3 中央处理器（CPU）（1）CPU的结构和功能；（2）流水线技术；（3）多核处理器。
2.4 存储器层次结构（1）存储器概述；（2）随机存取存储器（RAM）；（3）只读存储器（ROM）；（4）缓存（Cache）和虚拟存储器。
2.5 输入输出系统（1）输入输出设备；（2）中断和DMA方式；（3）总线系统。
三、教学方法3.1 讲授法通过讲解、举例、分析等方式，使学生掌握计算机组成原理的基本概念、原理和应用。
3.2 实验法安排实验课程，使学生在实践中了解和验证计算机组成原理的相关知识。
3.3 案例分析法分析实际案例，使学生了解计算机组成原理在实际应用中的作用和意义。
四、教学评价4.1 平时成绩包括课堂表现、作业完成情况、实验报告等。
4.2 期末考试采用闭卷考试方式，测试学生对计算机组成原理知识的掌握程度。
五、教学资源5.1 教材《计算机组成原理》（唐朔飞著，高等教育出版社）。
5.2 辅助资料包括课件、实验指导书、案例分析资料等。
5.3 网络资源推荐学生访问相关学术网站、论坛，了解计算机组成原理的最新研究动态和应用成果。
计算机组成原理实验及课程设计课程设计
计算机组成原理实验及课程设计前言计算机组成原理课程是计算机科学与技术专业的核心课程，是培养学生计算机系统硬件方面的基础理论和实践技能的重要课程。
其中，计算机组成原理实验及课程设计是该课程的重要组成部分。
本文将围绕该课程设计展开，介绍该课程的实验及课程设计的内容、目的和实施方法。
实验内容计算机组成原理实验是学生对于课堂理论学习的巩固与实践，其内容包括以下主要实验：1. 数据通路实验数据通路实验是将计算机内部各功能部件（如寄存器、ALU、控制器等）之间的数据流动情况进行分析、了解与掌握。
实验采用VHDL硬件描述语言，通过Quartus II软件进行电路设计和仿真，最终通过FPGA验证实验结果。
2. 单周期CPU实验单周期CPU实验是针对数据通路实验的基础进行拓展，实现完整的计算机CPU 功能。
实验使用Verilog HDL描述单周期MIPS指令集CPU，掌握计算机指令的执行过程，了解指令执行的时间和机器周期、时序控制以及数据传输问题。
3. 多周期CPU实验多周期CPU实验是在单周期CPU实验的基础上进行深入拓展，实现更加高效、复杂的CPU功能。
实验使用Verilog HDL描述多周期MIPS指令集CPU，掌握多周期CPU的时序控制、流水线操作、数据冲突处理等相关问题，深入研究CPU性能优化技术。
4. 总线实验总线实验是针对计算机内部各个部件之间数据传输的技术问题进行研究，实验设计并实现一个通用总线结构。
实验中将涉及到总线的基础知识、总线协议的分析、总线结构的设计及实现，熟悉总线设计原理、总线的基本特性和数据交换的逻辑流程。
课程设计计算机组成原理课程设计是对于理论与实践知识的融合，其内容主要包括以下几部分：1. 计算机硬件设计通过计算机硬件设计，学生将在实践中巩固计算机硬件方面的知识，加深对计算机硬件工作原理的理解和掌握。
学生需要根据自己的设计目标和要求，按照计算机硬件设计的流程进行设计，最终完成指定任务。
计算机组成原理课程设计
计算机组成原理课程设计一、设计背景计算机组成原理是计算机科学与技术专业的一门基础课程，旨在培养学生对计算机硬件组成和工作原理的深刻理解。
通过课程设计，学生可以巩固和应用所学的知识，提高解决实际问题的能力。
二、设计目标本次计算机组成原理课程设计的目标是让学生通过实践，加深对计算机硬件组成和工作原理的理解，培养学生的设计和实现能力。
具体目标包括：1. 设计并实现一个简单的计算机系统，包括中央处理器（CPU）、存储器、输入输出设备等。
2. 熟悉计算机指令系统的设计与实现，包括指令的编码、解码和执行过程。
3. 学会使用硬件描述语言（如VHDL）进行计算机硬件的设计和仿真。
4. 掌握计算机系统的性能评估方法，包括指令周期、时钟频率等。
三、设计内容本次计算机组成原理课程设计的内容为设计并实现一个简单的基于冯·诺依曼结构的计算机系统。
具体设计内容包括以下几个方面：1. 计算机系统的总体设计根据冯·诺依曼结构的原理，设计计算机系统的总体框架。
包括中央处理器（CPU）、存储器、输入输出设备等。
2. 指令系统的设计与实现设计并实现一个简单的指令系统，包括指令的编码、解码和执行过程。
指令集可以包括算术运算、逻辑运算、数据传输等常见指令。
3. 中央处理器（CPU）的设计与实现设计并实现一个简单的中央处理器，包括指令寄存器、程序计数器、算术逻辑单元等。
通过对指令的解码和执行，实现计算机的基本功能。
4. 存储器的设计与实现设计并实现一个简单的存储器模块，包括指令存储器和数据存储器。
通过存储器的读写操作，实现程序的加载和数据的存储。
5. 输入输出设备的设计与实现设计并实现一个简单的输入输出设备，如键盘和显示器。
通过输入输出设备，实现用户与计算机系统的交互。
6. 系统性能评估对设计的计算机系统进行性能评估，包括指令周期、时钟频率等指标的测量和分析。
通过性能评估，优化计算机系统的性能。
四、设计步骤本次计算机组成原理课程设计的步骤如下：1. 确定设计的整体框架和目标，明确设计的内容和要求。
计算机组成原理简明教程课程设计
计算机组成原理简明教程课程设计1. 课程背景计算机组成原理是计算机科学与技术专业的一门基础课程，课程内容涵盖计算机硬件的组成、运行原理和体系结构等方面，是学生们理解和掌握计算机硬件基本工作原理的必修课程。
本课程设计旨在提高学生对计算机硬件体系结构的理解和掌握，以及编写简单汇编程序的能力。
2. 课程目标本课程设计的目标为：1.学习计算机硬件组成的基本原理和体系结构；2.分析计算机系统的层次结构，并理解其运行原理；3.掌握8086汇编语言的基本指令和程序设计思路；4.提高学生逻辑思维和问题分析的能力。
3. 课程内容课程设计的内容包括以下几个方面：3.1 计算机硬件组成基本原理介绍计算机硬件的组成和功能，包括CPU、存储器、输入输出设备等硬件元件的功能及其相互关系。
3.2 计算机体系结构介绍计算机体系结构及其层次结构，包括指令集、寄存器、程序计数器、内存地址和数据总线等基本概念。
3.3 8086汇编语言介绍8086汇编语言的基本语法、指令系统和程序设计思路，通过实例演示学生如何编写简单汇编程序，例如计算机加法、乘法和阶乘等。
3.4 程序设计思路和问题分析通过实例分析，引导学生理解程序设计的思路，培养学生分析和解决问题的能力。
4. 课程安排本课程设计安排10周时间，每周3学时，总计30学时，具体课程安排如下表所示：课程内容学时安排计算机硬件组成基本原理2学时计算机体系结构3学时8086汇编语言12学时程序设计思路和问题分析13学时5. 教学方法本课程设计采用讲授、分析和实践相结合的教学方法，重点培养学生的实际操作能力。
同时，注重与企业实际需求的结合，引导学生合理应用所学知识。
6. 教学评价本课程设计的教学评价方式包括课堂考勤、作业实验、期中测验、期末实验和报告等几个方面，帮助学生巩固所学知识，发现和解决问题。
7. 结束语计算机组成原理是计算机专业的基础课程，对于提高学生的计算机理论基础、培养实际操作能力具有非常重要的意义。
东北大学计算机组成原理课程设计
计算机组成原理课程设计报告班级：班姓名：学号：完成时间：一、课程设计目的1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3．培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。
三、课程设计使用的设备（环境）1．硬件●COP2000实验仪●PC机2．软件●COP2000仿真软件四、课程设计的具体内容（步骤）1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点：①总体概述：COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。
其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。
微程序控制部分也可以用组合逻辑控制来代替。
模型机为8位机，数据总线、地址总线都为8位，模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。
指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。
而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。
在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告课程设计名称：计算机组成原理系：学生姓名：班级：学号：成绩：指导教师：开课时间：2011-2012学年2 学期一、设计题目计算机组成原理课程设计——简单模型机的微程序设计二、主要内容通过课程设计更清楚地理解下列基本概念：1．计算机的硬件基本组成；2．计算机中机器指令的设计；3．计算机中机器指令的执行过程；4．微程序控制器的工作原理。
5．微指令的格式设计原则；在此基础上设计可以运行一些基本机器指令的微程序的设计三．具体要求1.通过使用作者开发的微程序分析和设计仿真软件，熟悉介绍的为基本模型机而设计的微程序的执行过程。
必须充分理解并正确解释下些问题：（1）微程序中的微指令的各个字段的作用。
哪些字段是不译码的，哪些字段是直接译码的，哪些字段又可以看成是字段间接编码的。
（2）微程序中的微指令是否是顺序执行的，如果不是，那么次地址是如何产生的。
什么情况下，次地址字段才是将要执行的微指令的地址。
（3）在微程序中如何根据机器指令中的相关位实现分支，据此，在设计机器指令时应如何避免和解决与其它指令的微指令的微地址冲突。
（4）哪些微指令是执行所有指令都要用到的。
（5）解释一条机器指令的微程序的各条微指令的微地址是否连续？这些微指令的微地址的安排的严重原则是什么？（6）为什么读写一次内存总要用两条微指令完成？（7）机器程序中用到的寄存器是R0，是由机器指令中哪些位决定的？如果要用R1或R2，是否要改写微程序或改写机器指令？如果要，应如何改写？2.在原有5条机器指令的基础上增加实现下述各功能的机器指令，试设计相应的机器指令的格式并改写原来的微程序使其可以运行所有的机器指令。
新增加的机器指令的功能是：求反指令NOT RS，RD ：/(RS) →(RD)与指令AND RD，（addr）：（RD）与（addr）→(RD)异或指令XOR RD，（addr）：（addr）异或（RD）→(RD)或指令OR RD，（addr）：（RD）或（addr）→(RD)减法指令SUB RD，RS ：（RS）减（RD）→(RD)其中的RS、RD可以是R0、R1、R2中的任何一个。
四．进度安排共1.5周11天的时间，具体安排如下：1~2天：对整个课程设计的内容做详细的讲解，并辅导学生完成课程设计指导书的学习，使其掌握和理解课程设计的核心内容；3~5天：学生在机房学习熟悉课程设计所使用的仿真软件，并深入了解该仿真软件所实现的模型机的指令系统（原有的5条指令）和微程序设计方法；6~9天：在原有5条机器指令的基础上增加实现下述各功能的机器指令，试设计相应的机器指令的格式并改写原来的微程序使其可以运行所有的机器指令。
10~11天：根据自己设计的微程序系统写出相应的课程设计实验报告五．成绩评定正文一、模型机的CPU及系统硬件二、设计思想①实现分支：每一条机器指令执行完之后，就进行一次P（1）测试，根据P（1）测试跳到下一条机器指令的微地址。
机械指令执行中则是根据微指令的后六位来确定下一条微指令的地址。
②微地址的安排，将各条机械指令（IN、ADD、STA、OUT、JMP、NOT、AND、XOR、OR、SUB）通过P（1）测试，将每条机器指令的入口微地址的首位置为微指令01单元6～5位对应的数值。
如微指令02单元6～1位为000000，则每条机器指令的入口微地址的首位为0，IN对应的为03，ADD对应的为04,STA 对应的为05, OUT对应的为06，JMP对应的为07，NOT为08，AND对应的为09，XOR为0A，OR对应的为0B，SUB对应的为0C，然后将完成各条指令的其它微指令的微地址设置为连续的在指令寄存器IR中的8～5位的数值则由微指令02单元的后六位和对应的机械指令的入口微地址推出。
③模型机指令设计：该模型机共有十条机器指令：与指令AND、异或指令XOR、或指令OR、求反指令NOT、减法指令SUB、外设输入指令IN、二进制加法指令ADD、存数指令STA、输出到外设指令OUT、无条件转移指令JMP。
指令格式如下：助记符机器指令码AND 1001 0001 ××××××××XOR 1010 0001 ××××××××OR 1011 0001 ××××××××SUB 1100 0001NOT 1000 0001IN 0011 0000ADD 0100 0000 ××××××××STA 0101 0000 ××××××××OUT 0110 0000 ××××××××JMP 0111 0000 ××××××××说明：指令SUB、NOT、IN为单字节指令，其余均为双字节指令，××××××××为要读写的主存储器单元的二进制地址码。
④微指令的编码：先分析各条机器指令的功能，然后针对其功能将其用微指令表示的微指令流程图画好（如下所示），最后针对图中每条微指令要完成的功能设计好编码。
微流程图如下:细化微流程图如下：三、编写微程序基本模型机的微指令格式本模型机的微指令长共24位，基本采用水平型微指令字段直接编码方式，其控制位顺序如下：1.编写的微指令代码如下：01:00000101111011011000001002:00000100110000000100000003:000001000001000000000001 ；IN04:000001011110110110001101 ；ADD05:000001011110110110010001 ；STA06:000001011110110110010011 ；OUT07:000001011110110110010110 ；JMP08:000001011010001000010111 ；NOT09:000001011110110110011000 ；AND0A:000001011110110110011100 ；XOR0B:000001011110110110100000 ；OR0C:000001011010001000100100 ；SUB0D:0000010011100000000011100E:0000010010110000000011110F:00000101101000100001000010:10010101100110100000000111:00000100111000000001001012:00000110100000100000000113:00000100111000000001010014:00000100101000000001010115:00000111000010100000000116:00000100110100011000000117:00001001100110100000000118:00000100111000000001100119:0000010010100000000110101A:0000010110110100000110111B:1011100110011010000000011C:0000010011100000000111011D:0000010010100000000111101E:0000010110110100000111111F:01101001100110100000000120:00000100111000000010000121:00000100101000000010001022:00000101101101000010001123:11101001100110100000000124:00000101101101000010010125:0110000110011010000000012.编写的机器指令代码如下:00H:10010001 ;AND R1,ADDR1→R101H:00010010 ；即00与14得00→R102H:10100001 ;XOR R1,ADDR1→R103H:00010011 ;即12异或00得12→R104H:10110001 ;OR R1,ADDR1→R105H:00010100 ;即08或12得1A→R106H:11000001 ;SUB (R0)-(R1)→R1即00-1A得E6→R1 07H:10000001 ;NOT R0求反→R1即00求反得FF→R108H:00110000 ;IN 置数开关SW→R009H:01000000 ;ADD (R0)+(0A)→R00AH:00010101 ；即00+17得17→R00BH:01010000 ;STA (R0) →（16H）0CH:00010110 ；即0DH:01100000 ;OUT (16H)→LED0EH:00010110 ;即输出为170FH:01110000 ;JMP 00→pc10H:0000000011H:12H:0000111013H:0001001014H:0000100015H:00010111测试过程具体分析：微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：09微指令000001011110110110011000执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：18微指令000001001110000000011001执行的操作是：存储器CE有效,存储器读,LDAR,转微地址：19微指令000001001010000000011010执行的操作是：存储器CE有效,存储器读,LDDR1,转微地址：1A微指令000001011011010000011011执行的操作是：R1→B,LDDR2,转微地址：1B微指令101110011001101000000001执行的操作是：逻辑:AB,ALU→B,LDR1,转微地址：01执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：0A微指令000001011110110110011100执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：1C微指令000001001110000000011101执行的操作是：存储器CE有效,存储器读,LDAR,转微地址：1D微指令000001001010000000011110执行的操作是：存储器CE有效,存储器读,LDDR1,转微地址：1E微指令000001011011010000011111执行的操作是：R1→B,LDDR2,转微地址：1F微指令011010011001101000000001执行的操作是：逻辑:A异或B,ALU→B,LDR1,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：0B微指令000001011110110110100000执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：20微指令000001001110000000100001执行的操作是：存储器CE有效,存储器读,LDAR,转微地址：21微指令000001001010000000100010执行的操作是：存储器CE有效,存储器读,LDDR1,转微地址：22微指令000001011011010000100011执行的操作是：R1→B,LDDR2,转微地址：23微指令111010011001101000000001执行的操作是：逻辑:A+B,ALU→B,LDR1,转微地址：01执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：0C微指令000001011010001000100100执行的操作是：R0→B,LDDR1,转微地址：24微指令000001011011010000100101执行的操作是：R1→B,LDDR2,转微地址：25微指令011000011001101000000001执行的操作是：算术:A减B,ALU→B,LDR1,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：08微指令000001011010001000010111执行的操作是：R0→B,LDDR1,转微地址：17微指令000010011001101000000001执行的操作是：逻辑:/A,ALU→B,LDR1,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：03微指令000001000001000000000001执行的操作是：输入开关SWB有效,LDR0,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：04微指令000001011110110110001101执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：0D微指令000001001110000000001110执行的操作是：存储器CE有效,存储器读,LDAR,转微地址：0E微指令000001001011000000001111执行的操作是：存储器CE有效,存储器读,LDDR2,转微地址：0F微指令000001011010001000010000执行的操作是：R0→B,LDDR1,转微地址：10微指令100101011001101000000001执行的操作是：算术:A加B,ALU→B,LDR0,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：05微指令000001011110110110010001执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：11微指令000001001110000000010010执行的操作是：存储器CE有效,存储器读,LDAR,转微地址：12微指令000001101000001000000001执行的操作是：存储器CE有效,写存储器,R0→B,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：06微指令000001011110110110010011执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：13微指令000001001110000000010100执行的操作是：存储器CE有效,存储器读,LDAR,转微地址：14微指令000001001010000000010101执行的操作是：存储器CE有效,存储器读,LDDR1,转微地址：15微指令000001110000101000000001执行的操作是：算术:A,数码管LEDB有效,写LED,ALU→B,转微地址：01微指令000001011110110110000010执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：02微指令000001001100000001000000执行的操作是：存储器CE有效,存储器读,LDIR,P(1)测试:NA(3～0)或(IR7～IR4),转微地址：07微指令000001011110110110010110执行的操作是：PC→B,LDAR,允许PC加1(LDPC=1),转微地址：16微指令000001001101000110000001执行的操作是：存储器CE有效,存储器读,PCLOAD,允许PC加1(LDPC=1),转微地址：01四、问题回答（1）微程序中的微指令的各个字段的作用。