数字逻辑考题及答案解析
数字逻辑-习题以及习题答案
AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式：
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴：AB AC
AB AC
A B A C
AA AC BA BC
证⑶：AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0，求F 最简与或式。
数字逻辑考试题.(优选)
数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。
4. 试举出CMOS 三个电路的优点 、 、 。
5. )(CD B B A Y +=则其对偶式Y ’为 。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。
9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=2. 下列哪个元件是CMOS 器件（ ）。
A. 74S00B. 74LS00C. 74HC00D. 74H003. 十进制数25用8421BCD 码表示为（ ）。
A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑技术试卷及解析
3.试用 74LS161 集成芯片构成十二进制计数器。要求采用反馈预置法实现。
解：利用反馈预置法图如下： &
1
P QAQBQCQDCO
T 74161 LD
CP
CPDADBDCDDCr 1
输出 方程和 次态 方程，若所分析的电路属于 异 步时序逻辑电路，则还要写出各 位触发器的 时钟脉冲 方程。
10.在分频、控制和测量等电路中，计数器应用得非常广泛。构成一个六进制计数器最 少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。
11.寄存器可分为 数码 寄存器和 移位 寄存器，集成 74LS194 属于 双向 移位 寄存器。移位寄存器除了具有 存储代码 功能外，还具有 移位 功能。
3.时序逻辑电路中，若输出仅与存储电路的输出状态 Q 有关，则一定是 莫尔 型时 序逻辑电路；如果时序逻辑电路中不仅有存储记忆电路，而且还有逻辑门电路时，构成的电 路类型通常称为 米莱 型时序逻辑电路。
4.计数器的基本功能是 计数 和 分频 。计数器电路中的 无效码 在开机时出现， 不用人工或其它设备的干预，能够很快自行进入 有效循环体 ，使 无效 码不再出现的能 力称为 自启动 能力。
（2）各触发器的驱动方程：J1=D K1= D J2=Q1n K2= Q1n J3=Q1n K3= Q2n 把驱动方程代入各 JK 触发器的特征方程，可得到它们的次态方程如下：
Q n+1 1
=
Dn
Q n1 2
Q1n
Q n1 3
Q2n
（3）根据上述方程，写出相应的逻辑功能真值表：
公务员数字逻辑测试题及答案
公务员数字逻辑测试题及答案【测试题一】题目：下列数字序列中，哪一个数字是下一个？1, 1, 2, 3, 5, 8, ...解题思路：观察序列，可以发现这是一个斐波那契数列，即每个数字是前两个数字的和。
因此，下一个数字应该是5+8=13。
答案：13【测试题二】题目：找出下列数字序列的规律，并填写缺失的数字。
2, 4, 8, 16, ?解题思路：观察序列，可以发现每个数字是前一个数字的两倍。
因此，缺失的数字应该是16的两倍，即32。
答案：32【测试题三】题目：下列数字序列中，哪一个数字不符合规律？3, 5, 9, 17, 33, ...解题思路：观察序列，可以发现从第二个数字开始，每个数字都是前一个数字加上2的幂次方。
5=3+2^1，9=5+2^2，17=9+2^3，33=17+2^4。
因此，下一个数字应该是33+2^5=57。
答案：下一个数字是57，但题目要求找出不符合规律的数字，所以答案是17，因为它不符合上述规律。
【测试题四】题目：下列数字序列中，哪一个数字是下一个？1, 1, 4, 9, 16, ...解题思路：观察序列，可以发现这是一个平方数序列，即每个数字是其位置的平方。
因此，下一个数字应该是5的平方，即25。
答案：25【测试题五】题目：下列数字序列中，哪一个数字不符合规律？1, 2, 4, 7, 11, ...解题思路：观察序列，可以发现从第三个数字开始，每个数字是前两个数字的和。
因此，下一个数字应该是7+11=18。
答案：下一个数字是18，但题目要求找出不符合规律的数字，所以答案是11，因为它不符合上述规律。
结束语：以上测试题旨在考察应试者对数字序列规律的识别能力以及逻辑推理能力。
希望这些题目能够帮助公务员在数字逻辑方面进行有效的训练和提升。
数字逻辑技术试卷及解析
数字逻辑技术试卷-第6章一、填空题1.根据制作工艺的不同，集成555定时电路可分为 TTL 型 和 CMOS 型 两大类。
2.施密特触发器的固有性能指标是 V T+ 、 V T - 和 ΔV T 。
3.CMOS 精密单稳态触发器中，定时元件和可在 较大 范围内选择，定时时间t w 的范围为：取值 2kΩ~30kΩ ，取值 10pF ~10μF 。
4.555定时电路由 分压器 、 比较器 、 RS 触发器 、 放电开关管 以及 输出缓冲级 几部分组成。
5.由555构成的单稳态触发器对输入触发脉冲的要求是： t re <t w 。
6.TTL 型555定时电路中的C 1和C 2是 开环的电压比较器 ，C 1同相端的参考电压是 2V CC /3 ；C 2反相端的参考电压是 V CC /3 。
定时电路构成的多谐振荡器，其振荡周期为 T=0.7(R 1+2R 2)C ，输出脉冲宽8.555定时器可以构成施密特触发器，施密特触发器具有 回差 特性，主要用于脉冲波形的 变换 和 脉冲整形 。
555定时器还可以用作多谐振荡器和 单 稳态触发器。
9.555定时电路的最基本应用电路有： 单稳态触发器 、 施密特触发器 和多谐振荡器。
10.555定时电路构成的应用电路中，当电压控制端管脚5不用时，通常对地接 一个0.01μF 的电容 ,其作用是防止 干扰 。
二、判断题1.用555定时电路构成的多谐振荡器的占空比不能调节。
（ 错 ）2.对555定时器的管脚5外加控制电压后也不能改变其基准电压值。
（ 错 ）3.用555定时器构成的施密特触发器，其回差电压不可调节。
（ 错 ）4.单稳态触发器的暂稳态维持时间的长短只取决于电路本身的参数。
（ 对 ）5.单稳态触发器只有一个稳态，一个暂稳态。
（ 对 ） 6. 555电路的输出只能出现两个状态稳定的逻辑电平之一。
（ 对 ） 7.施密特触发器的作用就是利用其回差特性稳定电路。
数字逻辑自测题参考答案
Q3
Q2
Q1
DQ >CP
DQ >CP
DQ >CP
CLK
module exam (clk, q) ; input clk ; output [3:1] q ; reg [3:1] q ; always @ (posedge clk) case (q) 3’b001 : q<=3’b100 ; 3’b100 : q<=3’b010 ; 3’b010 : q<=3’b001 ; default : q<=3’b001 ; endcase
12. 已知某组合电路的输出表达式为 F ( a ,b,c ) a • b b c ，用Verilog
HDL的数据流描述方式建模。
module M1(a,b,c,F); input a,b,c; output F; assign F=~(a&b)|(b^c); endmodule
第6页/共41页
s2=x3⊕x2⊕x1 s1=x3 x2 +(x3⊕ x2) x1
Verilog 模型： module CT (x3,x2,x1,s2,s1); input x3,x2,x1; output s2,s1; assign {s1,s2}=x3+x2+x1; endmodule
第14页/共41页
功能：
若 将 x3 、 x2 作 为两个加数，
X Q1 Q0 000 001 010 011 100 101 110 111
J1 K1 J0 K0 Q1(t+1) Q0(t+1) Z
00 00
00
0
00 00
01
0
00 00
10
0
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 111118分* *2、分析以下电路，其中X 为控制端，说明电路功能。
（10分）解：XABC C B A X ABC X C B A X C B A X C B A X F ++++⋅+⋅= 4分)()(ABC C B A X C B A X F ++⊕⊕= 4分所以：X=0 完成判奇功能。
X=1 完成逻辑一致判断功能。
2分 3、分析以下电路，说明电路功能。
（10分）解：（1）、01Q J = ， 10Q J = ， 110==K K 3分 （2）、n n Q Q Q 1011=+、 n n Q Q Q 0110=+ 2分 分 Q1n Q0n Q1n+1 Q0n+1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0（4）、2分 该电路是3进制减法计数器 1分四、设计题（30分）1、 设计一个带控制端的组合逻辑电路，控制端X=0时，实现B A F ⊕=，控制端X=1时，实现AB F =，用与非门及反相器实现。
(15分) 解：分） X A B F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 11（2）、卡诺图、代数式：（4分）A XB A B A F ++= 或B X B A B A F ++=（3）、画电路图：（3分）略2、用D 触发器设计一个0110序列检测器，X 为序列输入，Z 为检测输出，其关系如下。
(15分)X ：1011010110110 Z ：0000100001000解：（1）、设S0：输入1，S1：输入0，S2：输入01，S3：输入011，S4：输入0110S4与S0等价，状态图如上。
分（8分）X Q1n Q0n Q1n+1Q0n+1D1 D0 Z0 0 0 0 1 0 1 00 0 1 0 1 0 1 00 1 0 0 1 0 1 00 1 1 0 0 0 0 11 0 0 0 0 0 0 01 0 1 1 0 1 0 01 1 0 1 1 1 1 01 1 1 0 0 0 0 00 111001 1)(QQXZQ XQQ D QQXD=⋅+=⊕=电路图2分数字逻辑试题2答案一、填空（每空1分）1．45，5．68752．101011，53，2B；1110．101，16．5，E．A3．+1110011，01110011，01110011，01110011；－100110，1100110，1011001，10110104．A + B+ C，A + B，A B + A C，A二、1． B + AC + A D2．AC + B D + A D + C D三、1．A B + AC + BC2．Y3 = X3⊕(X2 + X1 + X0) Y2 = X2⊕( X1 + X0)Y1 = X1⊕X0Y0 = X0四、Z = XQ1J1 = Q0K1 = X + Q0J0 = X K0 = X五、1．Z = X Q1Q0D1 =X Q0 + Q1 Q0D0 = X(按二进制数分配)2．D1 = Q0D0 = Q1数字逻辑试题3答案一填空1、81， 3.6252、11111110.01，11111110.01，11111110.01，11111110.013、（27A）H>（76.125）D>（67）O>（10110）B4、Q n, 1* *5、9, 86、47、(3FFF)H8、B A A+B AB+C 9、32进制 二、组合逻辑设计题1、（5分）F=C B A BC A C AB ABC +++=m 3d 3+m 5d 5+m 6d 6+m 7d 7 （5分）则d 3 d 5 d 6 d 7为1，其他为0，画图略。
2、（1分）假设A 、B 、C 、D 、E 、F 选上为1，选不上为0。
（1分）报据条件(1)得： 1=++B A B A AB 化简后： A+B=1 ①（1分）根据条件(2)得： 1=++D A D A D A 化简后： 1=+D A ②（1分）根据条件(3)得： 1=++F AE F E A EF A ③ （1分）根据条件(4)得: 1=+C B BC ④ （1分）根据条件(5)得： 1=+D C D C ⑤ （1分）根据条件(6)得： 1=++E D DE E D ⑥ 要满足给定的六个选拔条件，应将上述6个式子相“与”，即（1分）1))()()()()((=+++++++E D D C D C C B BC F AE F E A EF A D A B A ⑦ （1分）展开 ⑦式得 1=F E D ABC 即A=1，B=1，C=1，D=0，E=0，F=1 （1分）可知应选拔A 、B 、C 、F 四名学生。
三、组合逻辑分析题。
（5分）F=C B A ⊕⊕ （5分）异或功能 四、时序电路1、状态方程：（4分）QQ Q Q Q Q D Qn n n n n nn K J 2122121111=+===++状态表：（4分）Q n2Q n1Q n12+Q n11+0 0 1 10 1 0 01 0 0 11 1 0 0状态转换图（4分）画波形图（2分）2、L= = （4分）；C1=AB+（A+B）C（4分）；全加器（2分）五、1、设计题1.（3分）画出状态迁移图.如图(1)所示:2.（2分）列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)3.化简状态.通过状态表可以看出,所列状态为最简状态.4.（2分）状态分配. S0->Q1Q0=00;S1->Q1Q0=01;S2->Q1Q0=10;S3->Q1Q0=11.5.（6分）求激励方程.如用JK触发器则激励方程为(由卡诺图(4、5)得):Q1n+1=XQ1n Q0n+XQ1n J1=XQ0n，K1=X；Q0n+1=XQ1n Q0n+XQ1n Q0n J O=XQ1n K0=XQ1n6.（3分）画出逻辑电路图.如图(6)所示:001001112、（5分）第一种方案：设从Q 3 Q 2 Q 1 Q 0 ＝0000 状态开始计数，取D 3 D 2 D 1 D 0 =0000 。
采用置数控制端获得N 进制计数器一般都从0 开始计数。
写出S N-1 的二进制代码为S N-1 ＝S 10-1 ＝S 9 ＝1001写出反馈归零（置数）函数。
由于计数器从0 开始计数，应写反馈归零函数（5分）第二种方案：利用后10 个状态0110 ～1111 ，取D 3 D 2 D 1 D 0 ＝0110 ，反馈置数信号从进位输出端CO 取得。
取状态S15=1111 ，此时正好CO=1 ，经非门，可取代与非门。
(a)用前十个有效状态(b)用后十个有效状态数字逻辑试题5答案一、填空1．56，2．81252．100101B，45O，25H101．0101B，5．24O，5．5H3．+1111100，01111100，01111100，01111100—11101，111101，100010，1000114．A B ，A，AB + AC ，A+B C二、组合设计1．F W=F X=F Y=F Z=2．Y3 = X3 + X2X1 + X2 X0Y2 = X3 + X2X1 + X2 X0Y1 = X3 + X2X1 + X2 X1 X0Y0 = X0三、画图F= Y3 Y4Y5 Y7四、时序分析Z = X Q2 Q1 + X Q2 Q1J2 = K2 = X ⊕Q1J1 = K1 = 1这是一个模4可逆的计数器，其特点是：当X = 0 时，计数器从“0”起正向计数，从“3”回到“0”时，输出高电平，表示有进位；当X = 1 时，计数器从“3”起反向计数，从“0”回到“3”时，输出高电平，表示有借位。
五、时序设计* *1．Z = X Q1 Q0D1 = X Q0D0 = X+ Q1 Q02．模8计数器加一个电路R D = Q2Q1 Q0。