数字逻辑考题及答案
四川大学数字逻辑期末考题精选答案
数字逻辑考试题答案及评分标准数字逻辑考试题答案及评分标准(一)一、填空（共20分，每空1分）1. 11.75 B.C2. 000101103. 高电平 低电平 高阻状态 6. AB+AC 7. 2n 10. 0100 11. JK12. S=2N13. 原函数 反函数二、选择题（共10分，每题1分） 1. B 3. C 4. A 5. A 6. B 9. D 10. C三、简答题（共15分）1. n 位无符号二进制数的取值最小可以是全为0，最大是全为1，对应的十进制数的范围是0~2n-1。
最大的2位十进制数为99，由于27>99>26，所以表示一个最大2位十进制数至少需要7位二进制数。
3.（1）0110010100100001 （2）010*********.00000011 四、计算（共20分）1. （1）AB AB ABC A BC AB =+=+)( （3分） （2）B A B A B A =+))(( （3分）2.（3分）∑=++++++++=++++=+++++)14,12,11,9,6,5,4,1()()()(5414614129111__________m m m m m m m m m m C B A D BC D AB D C B CD B A C B A D B C A D C B D CD B A （1分）D B A D C A D B Y ++= （1分）3. （5分）CA D C D ABC B B C A B AD C D A C B B A B A C B D B C A ABBC BD AC AB BC BD AC +++=+++++++=+++++=⋅+⋅=⋅⋅⋅))(())((__________________________________________________________________________________________4. 模为6（4分） 五、1.当没有车辆行驶时，道路的状态设为0，有车辆行驶时，道路的状态为1；通道允许行驶时的状态设为1，不允许行驶时的状态设为0。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑自测题参考答案
Q3
Q2
Q1
DQ >CP
DQ >CP
DQ >CP
CLK
module exam (clk, q) ; input clk ; output [3:1] q ; reg [3:1] q ; always @ (posedge clk) case (q) 3’b001 : q<=3’b100 ; 3’b100 : q<=3’b010 ; 3’b010 : q<=3’b001 ; default : q<=3’b001 ; endcase
12. 已知某组合电路的输出表达式为 F ( a ,b,c ) a • b b c ，用Verilog
HDL的数据流描述方式建模。
module M1(a,b,c,F); input a,b,c; output F; assign F=~(a&b)|(b^c); endmodule
第6页/共41页
s2=x3⊕x2⊕x1 s1=x3 x2 +(x3⊕ x2) x1
Verilog 模型： module CT (x3,x2,x1,s2,s1); input x3,x2,x1; output s2,s1; assign {s1,s2}=x3+x2+x1; endmodule
第14页/共41页
功能：
若 将 x3 、 x2 作 为两个加数，
X Q1 Q0 000 001 010 011 100 101 110 111
J1 K1 J0 K0 Q1(t+1) Q0(t+1) Z
00 00
00
0
00 00
01
0
00 00
10
0
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1111 1 0 1 0 1 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。
（10分）解：XABC C B A X ABC X C B A X C B A X C B A X F ++++⋅+⋅= 4分)()(ABC C B A X C B A X F ++⊕⊕= 4分所以：X=0 完成判奇功能。
X=1 完成逻辑一致判断功能。
2分 3、分析以下电路，说明电路功能。
（10分）解：（1）、01Q J = ， 10Q J = ， 110==K K 3分 （2）、n n Q Q Q 1011=+、 n n Q Q Q 0110=+ 2分 分 Q1n Q0n Q1n+1 Q0n+10 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0（4）、2分 该电路是3进制减法计数器 1分四、设计题（30分）1、 设计一个带控制端的组合逻辑电路，控制端X=0时，实现B A F ⊕=，控制端X=1时，实现AB F =，用与非门及反相器实现。
(15分) 解： X A B F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 111（2）、卡诺图、代数式：（4分）A XB A B A F ++= 或B X B A B A F ++=（3）、画电路图：（3分）略 2、用D 触发器设计一个0110序列检测器，X 为序列输入，Z 为检测输出，其关系如下。
(15分)X ：1011010110110 Z ：0000100001000 解：（1）、设S0：输入1，S1：输入0，S2：输入01，S3：输入011，S4：输入0110S4与S0等价，状态图如上。
（8分） X Q1n Q0n Q1n+1 Q0n+1 D1 D0 Z 0 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 10 00 0 11 0 0 0 0 0 0 01 0 1 1 0 1 0 01 1 0 1 1 1 1 01 1 1 0 0 0 0 011111)(QQXZQXQQDQQXD=⋅+=⊕=电路图2分数字逻辑试题2答案一、填空（每空1分）1．45，5．68752．101011，53，2B；1110．101，16．5，E．A3．+1110011，01110011，01110011，01110011；－100110，1100110，1011001，10110104．A + B+ C，A + B，A B + A C，A二、1． B + AC + A D2．AC + B D + A D + C D三、1．A B + AC + BC2．Y3 = X3⊕(X2 + X1 + X0) Y2 = X2⊕( X1 + X0) Y1 = X1⊕X0Y0 = X0四、Z = XQ1J1 = Q0K1 = X + Q0J0 = X K0 = XXQ1Q00 100 01/0 00/001 11/0 10/010 01/0 00/111 11/0 00/1五、1． Z = X Q 1Q 0 D 1 =X Q 0 + Q 1 Q 0 D 0 = X (按二进制数分配)2．D 1 = Q 0 D 0 = Q 1数字逻辑试题3答案一 填空 1、81，3.6252、11111110.01， 11111110.01， 11111110.01， 11111110.013、（27A ）H >（76.125）D >（67）O >（10110）B4、Q n, 1 5、9, 8 6、4 7、(3FFF)H8、B A A+B AB+C 9、32进制二、组合逻辑设计题1、（5分）F=C B A BC A C AB ABC +++=m 3d 3+m 5d 5+m 6d 6+m 7d 7 （5分）则d 3 d 5 d 6 d 7为1，其他为0，画图略。
2、（1分）假设A 、B 、C 、D 、E 、F 选上为1，选不上为0。
（1分）报据条件(1)得： 1=++B A B A AB 化简后： A+B=1 ①（1分）根据条件(2)得： 1=++D A D A D A 化简后： 1=+D A ②（1分）根据条件(3)得： 1=++F AE F E A EF A ③ （1分）根据条件(4)得: 1=+C B BC ④ （1分）根据条件(5)得： 1=+D C D C ⑤（1分）根据条件(6)得： 1=++E D DE E D ⑥ 要满足给定的六个选拔条件，应将上述6个式子相“与”，即（1分）1))()()()()((=+++++++E D D C D C C B BC F AE F E A EF A D A B A ⑦ （1分）展开 ⑦式得 1=F E D ABC 即A=1，B=1，C=1，D=0，E=0，F=1（1分）可知应选拔A 、B 、C 、F 四名学生。
三、组合逻辑分析题。
（5分）F=C B A ⊕⊕ （5分）异或功能 四、时序电路 1、状态方程：（4分）QQQ Q QQD Q n nn n n nn K J 2122121111=+===++Qn 2Qn 1Qn 12+Qn 11+0 0 1 1 0 1 0 0 11 1 1 0 0状态转换图（4分）画波形图（2分）2、L= = （4分）；C 1=AB+（A+B ）C （4分）； 全加器 （2分） 五、1、设计题1.（3分）画出状态迁移图.如图(1)所示:2.（2分）列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)3.化简状态.通过状态表可以看出,所列状态为最简状态.4.（2分）状态分配. S 0->Q 1Q 0=00;S 1->Q 1Q 0=01;S 2->Q 1Q 0=10;S 3->Q 1Q 0=11.5.（6分）求激励方程.如用JK 触发器则激励方程为(由卡诺图(4、5)得): Q 1n+1=XQ 1n Q 0n +XQ 1n J 1=XQ 0n，K 1=X ； Q 0n+1=XQ 1n Q 0n +XQ 1n Q 0n J O =XQ 1n K 0=XQ 1n 6.（3分）画出逻辑电路图.如图(6)所示:001001 112、（5分）第一种方案：设从Q 3 Q 2 Q 1 Q 0 ＝0000 状态开始计数，取D 3 D 2 D 1 D 0 =0000 。
采用置数控制端获得N 进制计数器一般都从0 开始计数。
写出S N-1 的二进制代码为S N-1 ＝S 10-1 ＝S 9 ＝1001写出反馈归零（置数）函数。
由于计数器从0 开始计数，应写反馈归零函数（5分）第二种方案：利用后10 个状态0110 ～1111 ，取D 3 D 2 D 1 D 0 ＝0110 ，反馈置数信号从进位输出端CO 取得。
取状态S15=1111 ，此时正好CO=1 ，经非门，可取代与非门。
(a)用前十个有效状态(b)用后十个有效状态数字逻辑试题5答案一、填空1．56，2．81252．100101B，45O，25H101．0101B，5．24O，5．5H3．+1111100，01111100，01111100，01111100—11101，111101，100010，1000114．A B ，A，AB + AC ，A+B C二、组合设计1．F W=F X=F Y=F Z=2．Y3 = X3 + X2X1 + X2 X0Y2 = X3 + X2X1 + X2 X0Y1 = X3 + X2X1 + X2 X1 X0Y0 = X0三、画图F= Y3 Y4Y5 Y7四、时序分析Z = X Q2 Q1 + X Q2 Q1J2 = K2 = X ⊕ Q1J1 = K1 = 1这是一个模4可逆的计数器，其特点是：当X = 0 时，计数器从“0”起正向计数，从“3”回到“0”时，输出高电平，表示有进位；当X = 1 时，计数器从“3”起反向计数，从“0”回到“3”时，输出高电平，表示有借位。
五、时序设计1．Z = X Q1 Q0D1 = X Q0D0 = X+ Q1 Q02．模8计数器加一个电路R D = Q2Q1 Q0。