数字逻辑试卷及答案
数字逻辑考试题.(优选)
数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。
4. 试举出CMOS 三个电路的优点 、 、 。
5. )(CD B B A Y +=则其对偶式Y ’为 。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。
9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=2. 下列哪个元件是CMOS 器件（ ）。
A. 74S00B. 74LS00C. 74HC00D. 74H003. 十进制数25用8421BCD 码表示为（ ）。
A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。
数字逻辑题目及答案
1．表示任意两位无符号十进制数至少需要（）二进制数。
A．6 B．7 C．8 D．92．余3码10001000对应的2421码为（）。
A．01010101 B.10000101 C.10111011 D. 11101011 3．下列四个数中与十进制数（72）10相等的是( ) A．（01101000）2 B.（01001000）2C.（01110010）2D.（01001010）24．某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其高电平噪声容限UNH=( ) A．0.3V B.0.6V C.0.7V D.1.2V5．标准或-与式是由（）构成的逻辑表达式。
A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6、对于TTL或非门多余输入端的处理，不可以（）。
A、接电源B、通过0.5kΩ电阻接地C、接地D、与有用输入端并联7．下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。
A. 与门B. 或门C. 非门D. 与非门8．以下电路中可以实现线与功能的有（）。
A.与非门B.三态输出门C.传输门D.漏极开路门9．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。
A．JK=00 B. JK=01 C. JK=10 D. JK=1110．设计一个四位二进制码的奇偶校验器，需要（）个异或门。
A．2 B. 3 C. 4 D. 511．相邻两组编码只有一位不同的编码是( )A．2421BCD码 B.8421BCD码 C.余3码 D.循环码12．下列电路中，不属于时序逻辑电路的是( )A．计数器 B.全加器 C.寄存器 D.RAM13．一个4位移位寄存器，现态为0111，经右移1位后其次态为( )A．0011或1011 B.1101或1110C.1011或1110D.0011或111114．为了将正弦信号转换成与之频率相同的脉冲信号，可采用( ) A．多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器15．一个6位地址码、8位输出的ROM，其存储矩阵的容量为( )bit.A．64×8 B.48 C.256 D.816．某8位DAC，当输入全为1时，输出电压为5.10V，当输入D=（10000000）2时，输出电压为( )A．5.10V B.2.56V C.1.28V D.都不是17．PROM是一种__________可编程逻辑器件。
大学数字逻辑试题(有答案)
一、 填空题（每空2分，共16分）1、（1011.11）B =（11.75） D =（B.C ）H2、（16）D =（00010110 ）8421BCD 码。
3、试举出CMOS 三个电路的优点（电源电压范围宽、带负载能力强、 抗干扰能力强）。
4、)(CD B B A Y +=则其对偶式Y`为（)(D C B B A +++或B A +）5、ABC C B A C AB C B A Y ++=),,( 的最简式为Y=（AB+AC ）二 、选择题（每题2分，共10分）1、DE BC A Y +=的反函数为Y =（ ）。
（A ）E D C B A Y +++⋅= (B) E D C B A Y +++⋅= (C) )(E D C B A Y +++⋅= (D) )(E D C B A Y +++⋅= 2、下列哪个元件是CMOS 器件（ ）（A ）74S00 (B) 74LS00 (C)74HC00 (D) 74H00 3（A ）Y=AB·CD (D) Y= AB·CD4、若用1表示高电平，0表示低电平，则是（ ）。
（A ）正逻辑 (B) 负逻辑 (C)正、负逻辑 (D)任意逻辑5、数字电路中除具有高电平、低电平两种状态外，还具有第三态即（ ）。
（A ）高阻态 (B) 低阻态 (C)1态 (D) 混合态6、下逻辑图的逻辑表达式为（ ）。
（A ）AC BC AB Y = (B) BC AC AB Y ++= (C) BC AC AB Y ++= (D) BC AC AB Y = 7、在数字电路中晶体管一般工作在（ ）区域。
（A ）放大区 (B) 截止区 (C) 截止和饱和区 (D)饱和区 8、写出下图的逻辑表达式（ ）。
（A ）INH CD BC AB Y ∙= (B) Y=ilol I i INH AD BC Y (max)++=(C) INH CD AB Y ∙+= (D) INH ABCD Y +=三、（第1 题5分，第2题7分，共12 分） 1、用逻辑代数的基本公式证明等式成立()()()1=+++++C B D B A C B CD C B A证明: 左式=A+B+ C + D C +(B+ C )(A B D+ B C )=A+B+ C +C+ D +(B+ C )(A B D+ B C )=1=右式2、计算已知74 系列TTL 与非门组成的电路中，计算门G M ，能驱动多少同样的与非门，要求G M 输出的高低电平满足，V OH ≥3.2V ， V OL ≤0.4V ，与非门的输入电流为I IL ≤-1.6mA, I IH ≤40μA, V OL ≤0.4V 时输出电流的最大值I ILmax =16mA, V OH ≥3.2V 时输出电流的最大值I Ihmax =-0.4mA, G M 的输出电阻忽略不计。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑试卷含答案02
数字逻辑试卷含答案02一、填空题 (20分，每空2分)1. (2010) =( ) = ( ) = ( )DBH8421BCD 答案:(111 1101 1010)= (7DA) = (0010 0000 0001 0000) BH8421BCD2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为。
答案:与逻辑3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为( )。
F,m,D答案: (5，6，7) F,mF,(A，B)(A，C),F,ABC，ABD，C'D'，AB'C，A'CD'，AC'D2.逻辑函数的最简与或式是。
答案:A，D'4. 从结构上看，时序逻辑电路的基本单元是。
答案:触发器5. JK触发器特征方程为。
答案: JQ'，K'Q1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为( )位。
A) 6 B) 7 C) 8 D) 51 答案:B2. 在函数F=AB+CD的真值表中，F=1的状态有( )个。
A) 2 B) 4 C) 6 D) 7答案:D3. 为实现“线与”逻辑功能，应选用( )。
A) 与非门 B) 与门 C) 集电极开路(OC)门 D) 三态门答案:C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门D) “或非”门第1页，共6页，UCC，UCCRCFRRAKBRBC,UBB图1答案:A5. 在下列逻辑部件中，属于组合逻辑电路的是( )。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器答案:B6. 已知某触发器的时钟CP，异步置0端为R，异步置1端为S，控制输入端DDV和输出Q的波形如图2所示，根据波形可判断这个触发器是( )。
i图2A) 上升沿D触发器 B) 下降沿D触发器 C) 下降沿T触发器 D) 上升沿T触发器答案:D7. 寄存器要存放n位二进制数码时，需要( )个触发器。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷学号 班级 姓名 成绩一、填空（每空1分，共14分）1、（21.5）10=（ ）2=（ ）8=（ ）162、若0.1101x =-，则[]x 补=（ ）3、十进制数809对应的8421BCD 码是（ ）4、若采用奇校验，当信息位为10011时，校验位应是（ ）5、数字逻辑电路分为（ ）和（ ）两大类6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ）7、函数()()F A B C D =+⋅+的反函数是（ ）8、与非门扇出系数N O 的含义是（ ）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（ ）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
五、设计题（每小题10分，共20分）1、作出“1101”序列检测器的Moore 模型原始状态图和状态表，电路有一个串行输入端x ，一个输出端z 。
当x 输入的序列中出现“1101”时，输出z 为1，否则z 为0，其典型输入输出序列如下： 输入x 0 1 0 1 1 0 1 1 0 1 0 输出z 0 0 0 0 0 0 1 0 0 0 02、用D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路图 11x图2六 综合应用题（每小题10分，共20分）1、用三一八译码器74138和适当的逻辑门设计一个三变量 “多数表决电路”2、用四位二进制同步可逆计数器74193和八选一数据选择器74152设计一个“10010010”序列发生器，循环产生该序列。
序列中的最高位“1”是序列的第一位。
（提示：首先把74193设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号计算机学院第二学期《数字逻辑》期末考试试题A卷参考答案一、填空题（每空1分，共14）解答：1.（21.5）10=（10101，1）2=（25.4）8=（15.8）162. [x]补=1.00113. 1000000010014. 05. 组合逻辑电路，时序逻辑电路6. 逻辑表达式，流程表，总态图7. F AB CD=+8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。
9. BC二、选择题（每空2分，共16分）解答1. D2. D3. B4. C5. B6. B7. A8. A三、逻辑函数化简（6分）解答先画出函数F（A.B.C.D）的卡诺图四、分析题（每小题12分，共24分）1. 解答①逐级写出输出函数表达式②列真值表121323()P ABP P D AB DP B C F P P AB D B C AB D B CAB D B C B C ==+=+=+=⋅=+⋅+=+++=⋅++=+ ③功能说明由真值表可知，当输入ABCD 取值为0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、1110、1111时输出F 为1，否则F 为0。
或者说当输入ABCD 中B 或C 为1时，F 为1,否则F 为0。
2. 解答 ① 输出函数和激励函数表达式 21Z xy y = 电路属Mealy 模型22212111111()1()J k c y c p y J k c x c p x======== ② 列次态真值表，作状态表和状态图状态表③ 电路功能：异步模4加1计数器，输出Z 表示进位④ 时间图五、设计题（每小题10分，共20分） 1. 解答 设初态为原始状态图如下原始状态表2. 解答（1）作输出函数和激励函数真值表xy 2 y 1 Z1 2 3 4（2）确定输出函数和激励函数212112121D xy y y D x y xy xy y =+=++ 21Z xy y =（3）画逻辑电路图注：D 2、D 1亦可化成与非 与非的形式。
六、综合应用题（每小题10分，共20分） 1. 解答 ① 列其值表设输入为A ，B ，C ：1：赞同 0：反对 输出为F ：1：通过 0：否决 列其值表如下：CP2. 解答① 把74193设计成8进制计数器，计数规律为Q D Q C Q B Q A ： 0000→0001→0010→0011 ↑ ↓ 0111←0110←0101←0100当Q D Q C Q B Q A 向1000进位时，强迫计数器产生清0信号，所以CLR=Q D ② 用Q C Q B Q A 作八选一数据选择的地址选择端③ 数据选择器的输入端D 0~D 7依次接入待产生序列的各位10010010 ④ 设置工作启动按钮，提供清0脉冲，CPu 外接工作脉冲，CP D 按“1” ⑤ 逻辑图如下A BC1 0 0启动脉冲P CP武 汉 大 学 计 算 机 学 院 《数字逻辑》期末考试试题（A 卷） 2007—2008学年第二学期（闭卷考试）班号： 学号： 姓名： 成绩：（注：答案全部写在答题纸上）一、填空题（每空1分，共16分）1、（27.5）10=（ ）2=（ ）162、已知x =-0.1011，则[x ]补=（ ）3、奇偶校验码可检测（ ）位错，但不能定位和纠错4、每个双稳态触发器可记录（ ）位二进制码5、十进制数347对应的8421BCD 码是（ ）6、三态门的三种输出状态是（ ）、（ ）、（ ）7、有两个相同型号的TTL 与非门，甲的开门电平为1.6V , 乙的开门电平为1.7V ，试问在输入相同高电平时，（ ）的抗干扰能力强。
8、F AB CD =+的反函数是（ ），对偶函数是（ ）9、组合逻辑电路的竞争可分为（ ）竞争和（ ）竞争两种类型。
10、用5G555构成的单稳触发器的暂稳态持续时间t w 的宽度与（ ）有关。
11、脉冲异步时序逻辑电路的状态（ ）同时变化的。
二、单项选择题（每空2分，共14分）1、能够直接将输出端相连实现“线与”的逻辑门是（ ） A. 与门 B. 或门 C. OC 门 D. 与或非门2、三一八译码器74138能够正常工作的条件是使能端123122()A B S S S G G G 或为必须为（ ）A.100B.011C.101D.1103、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（ ）A.CP 为0时B. CP 由0到1时C. CP 由1到0时D. CP 为1时4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（ ） A.减少触发器个数 B.提高电路可靠性C.提高电路工作速度D.减少电路中的逻辑门，使电路结构最简 5、电平异步时序逻辑电路，不允许两个或两个以上输入信号（ ） A.同时为1 B. 同时为0 C. 同时改变 D.同时出现 6、对完全确定原始状态表中的5个状态A 、B 、C 、D 、E 进行化简，若有（B 、C ）、（B 、D ）等效，则最简状态表中只有（ ）个状态A. 2B. 3C. 4D. 57、某同步时序逻辑电路的最简状态表中有11个状态，则设计该电路最少需要（ ）个触发器。
A. 3B. 4C. 5D. 15 三、化简逻辑函数（每小题5分，共10分）1、用代数法把函数F AB AB ABCD ABCD =+++化成最简与一或式2、用卡诺图法把函数(...)(2,5,7,8,10,13)(0,3,14,15)F A B C D m d =∑+∑化成最简或—与式四、分析题（每小题10分，共201、分析图1所示组合逻辑电路① 写出输出函数表达式 ②列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路 ① 写出激励函数表达式 ② 作出状态表和状态图③ 作出时间图并说明电路功能（设初态y 2y 1=00）F 12F 3F 4五、设计题（每小题10分，共20分）1、作出“1111”序列检测器的Moore 模型原始状态图和状态表，电路有一个串行输入端x ，一个输出端z 。
当x 输入的随机序列中出现连续4个或4个以上1时，输出z 为1，否则z 为0，其典型输入输出序列如下：输入x ：0 1 1 0 1 1 1 1 1 0 1 0 输出z ：0 0 0 0 0 0 0 1 1 0 0 02、用J-k 触发器和适当的逻辑门设计一个Mealy 模型同步八进制可逆计数器。
电路有一个输入x ，一个输出z 。
x=0在时钟脉冲作用下，作加1计数，x=1作减1计数；输出z 等于1表示进位或借位。
（J-k 触发器激励表如下）：六、综合应用题（每小题10分，共20分）1、用PLA 设计一个组合逻辑电路，该电路用于比较二个一位二进制数A 、B 的大小，产生大于（F 1）、小于（F 2）、等于（F 3）三种比较结果2、用四位二进制同步可逆计数器74193，七段显示译码器7448，七段显示器设计一个“秒”时钟，循环显示“0～9”秒。