数字电子技术试题及答案05
数字电子技术黄瑞祥 第五章习题答案
第五章习题答案5-1分析题5-1图所示电路，画出时序图和状态图，起始状态Q0Q1Q2Q3=0001。
解CP Q0 Q1Q2Q30 0 0 0 11 1 0 0 02 0 1 0 03 0 0 1 04 0 0 0 1 时序图：CPQ0Q1Q2Q35-2分析题5-2图所示电路，画出电路的状态图。
解CP Q0 Q1 Q20 0 0 01 1 0 02 0 1 03 0 0 14 0 0 05-3 JK触发器组成5-3图所示电路。
分析该电路为几进制计数器，并画出电路的状态图。
CP Q1 Q2Q30 0 0 01 1 0 02 0 1 03 1 1 04 0 0 15 0 0 0 该电路为五进制计数器5-4JK触发器促成如图5-4图所示的电路。
（1）分析该电路为几进制计数器，画出状态图。
（2）若令K3= 1，电路为几进制计数器，画出其状态图。
解：（1CP Q1 Q2Q30 1 2 3 4 5 6 7 0 0 01 0 00 1 01 1 00 0 11 0 1 0 1 1 0 0 0为7进制计数器CP Q1 Q2Q30 1 2 3 4 5 0 0 01 0 00 1 01 1 00 0 11 0 0为4进制计数器5-5 试画出题5-5图（a）所示电路中B,C端的波形。
输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19CPAQ0Q1BC5-6分析题5-6图所示电路，画出电路的状态图，说明电路能否自启动。
CP Q1 Q2Q3Z0 1 2 3 4 5 6 7 0 1 0 0 0 01 0 1 0 1 1 1 00 1 1 11 0 0 0 1 1 0 00 1 0 01 0 1 00 0 1 01 0 0 0该电路能够自启动5-7 分析题5-7图所示电路，画出电路的状态图，说明电路能否自启动。
CP Q4 Q3Q2Q11234 567111111111 0 0 0 00 0 0 11 0 0 11 1 0 11 1 1 00 1 1 11 0 1 11 1 0 10 0 1 00 0 0 10 0 1 11 0 0 10 1 0 00 0 1 10 1 0 11 0 1 10 1 1 00 0 1 11 0 0 00 1 0 11 0 1 00 1 0 11 1 0 00 1 1 11 1 1 1 1 1 1 0由状态图可见，电路图能够自启动5-8画出题5-8图所示电路的状态图和时序图，简要说明电路的基本功能。
数字电子技术参考答案
数字电子技术试卷（1）参考答案一．填空1． 1111011，7B2． 8613． 与，或，非 4． 0，1，高阻5． 真值表，逻辑图，逻辑表达式，卡诺图，波形图（时序图） 6． 波形的整形 7． 20伏8． 并行A/D ，串并行A/D ，逐次比较A/D ，双积分A/D （写出三种） 二．判断题1．× 2．√ 3．× 4．√ 5．√三．化简逻辑函数1．D B A Y +=-2．--+=D B A Y四．C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．AQ Q Qn +=-+1，A Q n =+1六．采用D 触发器，-=122Q Q D ，--=231Q Q D ，1230Q Q Q D -+=电路图略。
将非工作状态101，110，111带入方程得次态，101→001，110→101→001， 111→001，电路可以自启动。
七．f =65Hz数字电子技术（2）参考答案 一．填空题（16）1． 100011.110，23.C 2． 0，13． 当前输入，原状态4． 0，1，高阻；任何时候，只能有1个三态门被选通。
5． 有两个稳态，在触发信号作用下状态可相互转变，有记忆功能 6． 延时 7． 5.5v 8． 13二．判断题（10）1．√ 2．× 3．×4．√ 5．√三．化简题（14）1． B Y =2． -++=D A C B Y 四．（15）CD A B A Y --+= 五．（15）--+=B A Qn 11， Q B Q A Qn ---++=21六．（15）驱动方程：1,121=⊕=-K Q X J ，1,212=⊕=K Q X J逻辑功能：X=0时，同步三进制计数器；X ＝1时，同步三进制减法计数器。
该电路为同步三进制可逆计数器，并且能自启动。
七．(15)数字电子答案3 一．填空题（16）1． 1010110，100001102． 7 3． 16，64． 状态转换表，状态转换图，特性方程5． 06． 256×4bit 7． 5.275伏8． 转换精度，转换速度二．回答问题（10）1． 不正确。
数字电子技术考试题及答案
数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。
数字电子技术试卷和答案
数字电⼦技术试卷和答案数字电⼦技术试卷(1)⼀．填空（16）1．⼗进制数123的⼆进制数是 1111011 ；⼗六进制数是 7B 。
2．100001100001是8421BCD 码，其⼗进制为 861 。
3．逻辑代数的三种基本运算是与，或和⾮。
4．三态门的⼯作状态是 0 ， 1 ，⾼阻。
5．描述触发器逻辑功能的⽅法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。
6．施密特触发器的主要应⽤是波形的整形。
7．设4位D/A 转换器的满度输出电压位30伏，则输⼊数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要⽅法有，，。
⼆．判断题（10）1．BCD 码即8421码（错）2.⼋位⼆进制数可以表⽰256种不同状态。
（对）3．TTL 与⾮门与CMOS 与⾮门的逻辑功能不⼀样。
（）4．多个三态门的输出端相连于⼀总线上，使⽤时须只让⼀个三态门传送信号，其他门处于⾼阻状态。
（对）5．计数器可作分频器。
（对）三．化简逻辑函数（14）1．⽤公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．⽤卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所⽰，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所⽰，⑴写出触发器的次态⽅程；⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试⽤触发器和门电路设计⼀个同步的五进制计数器。
（15）七．⽤集成电路定时器555所构成的⾃激多谐振荡器电路如图3所⽰，试画出V O ，V C 的⼯作波形，并求出振荡频率。
（15）数字电⼦技术试卷(2)三．填空（16）1．⼗进制数35.85的⼆进制数是；⼗六进制数是。
数字电子技术基础习题五参考答案杨相
习题五参考答案5.1 答：不能。
因为当输入信号消失时，输出也将立即发生变化。
5.2 解：如右图。
5.3 解：（1）DD TH V V 21=； V V R R V TH T 10)1(21=+=+V V R R V TH T 5)1(21=-=- V V R R V V V TH T T T 5221==-=∆=+ （2）如右图5.4 解：由暂态电路的三要素公式τ/))()0(()()(t c c c c e u u u t u -∞-++∞=得：TH c c c w V u u u t -∞+-∞=)()0()(ln τ=THDD DD V V V RC --0ln =2ln RC =0.69RC 。
ms t w 3519.01001.0105169.063=⨯⨯⨯⨯=-V m =V OH -V OL =V DD =10V 。
5.5解：（1）该电路为积分型单稳态电路。
（2）电路工作波形如图，因此：m V =3.6-0.3=3.3V 。
脉冲宽度WO T 为电容C 从高电平放电到1.4V 时的放电时间，而放电过程中：V V u OH C 6.3)0(==+；V V u O L C 3.0)(==∞；RC =τ。
因此，根据：τ/))()0(()()(t c c c c e u u u t u -∞-++∞=得：τ/)()(t O L O H O L c e V V V t u --+=即：τ/)(W O t O L O H O L TH e V V V V --+=。
s RC RC RC V V V V t OL TH OL OH WO μτ86.21.13ln 3.04.13.06.3ln ln ===--=--= 5.6 解：v I 从B 输入，上升沿触发v 01，而v 02由v 01的下降沿触发。
1O v 、2O v 输出脉冲的宽度分别为：ms C R t W 22ln 11=⋅=。
ms C R t W 12ln 22=⋅=。
数字电子技术习题解答_杨志忠_第五章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第五章 集成触发器(部分习题答案)练习题5解答：（P213页）【5.1】、由与非门构成的基本RS 触发器，S D 和R D 端输入如图P5.1所示波形，试画出Q 和Q 的输出波形。
设触发器的初始状态为“0”。
解题思路：根据基本RS 触发器功能分段画图，并要注意与非门的基本RS 触发器是低电平有效。
当D S 和D R 端同时为有效低电平时，出现强制1态，有效电平同时撤去后（无效高电平）会出现不定态。
（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）DS D RQ【5.2】、由或非门构成的基本RS 触发器，S D 和R D 端输入如图P5.2所示波形信号，试画出Q 和Q 的输出波形。
（设触发器的初始状态为“1”）。
解题思路：根据基本RS 触发器功能分段画图，并要注意或非门的基本RS 触发器是高电平有效，功能与与非门组成的RS 触发器功能相同。
当R D 和S D 端同时为有效高电平时，出现强制0态，有效电平同时撤去后（无效低电平）会出现不定态。
（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）DS D RQ1≥1≥【5.4】、已知同步RS 触发器的输入CP,R 和S 的电压波形如题P5-4图所示的波形，试画出Q 和Q 的输出波形。
（设触发器的初始状态nQ =0）解题思路：同步钟控RS 触发器是电位型触发器（高电平敏感CP=1），在CP 有效触发期间的状态随输入信号发生变化，n 1n Q R S Q+=+，约束条件：RS=0，R=S=1时出现1Q Q 1n 1n ==++。
CPSQR【5.5】、已知同步D 触发器CP 和D 端的输入电压波形如P5.5图所示，试画出Q 端的输出波形。
（设触发器的初始状态nQ =0）解题思路：同步式触发器是电位型触发器（假定高电平敏感CP=1），在CP 有效触发期间的状态随输入信号发生变化，D Q1n =+。
数字电子技术试题五参考答案.doc
数字电子技术试题五参考答案一、单项选择题（每题2分，共10分）1. B2. C3. A4. C5. B 二、填空题（每空1分，共10分）1.（A +可（C + D ）； AC + CD2. 10.10110111； 1010013.单稳态电路；施密特触发器；多谐振荡器4.双积分；并联比较5. 2三、化简题（每题5分，共10分）1. L = B + ABC + ^AC + AB= B + AC + A + C + A + B=1 ..... 5 分。
2. L = ABCD + ABCD + AB + ABC=ABCD + A 万C 万 + ABCD + ABCD + ABCD 卡诺图如右图所示……3分根据卡诺图化简结果为L = AB +ACD ……2分四、电路分析题（共30分）1. ................................ 真值表如右表 6分逻辑功能为 L = A®B ……4分2. 当厶E = 0时，图2.1（a ）所示译码器能正常工作。
所显示的字符即为A3A2A1A0所表示的十进制数，显示的 字符序列为0、1、6、9、4…当LE 由0跳变为1时，数字4被锁存，持续显示4。
……5个字符各2分3. 本题电路是由74HCT161用“反馈置数法”构成的计数器。
设电路的初态为并行置入的数据D3D2D1 D 0=0101,在第10个计数脉冲作用后，0302000变成1111,使进位信号TC=1,并行置数使能端由1变 成0,因此在第11个计数脉冲作用后，数据输入端D 3 D 2 D J D O =O1O1的状态被置入计数器，使 23222120=0101,为新的计数周期作好准备。
……5分电路的转态图如下图所示，它有11个状态，是一个十一进制计数器。
……5分五、电路设计题（每题10分，共20分）1. 8位相同数值比较要求对应的2个数相等。
首先设计两个1位二进制数相等的比较器，设两个1位二进制 数为A’、民，输出为心，则列出1位二进制数相等时的真值表，如表所示。
数字电子技术考试卷及答案 (5)
七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。
八、（本题15分）用D触发器设计一个按自然态序进行计数的同步加法计数器。
要求当控制信号M=0时为5进制，M=1时为7进制（要求有设计过程）。
７《数字电子技术基础》期末考试A卷标准答案及评分标准８９１０北京航空航天大学2004－2005 学年第二学期期末《数字数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2007年1月18日班号学号姓名成绩《数字电路》期末考试A卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、本卷共5页考卷纸，7道大题；（（a）74LS85四、逻辑电路和各输入信号波形如图所示，画出各触发器Q 端的波形。
各触发器的初始状态为0。
（本题12分）五、由移位寄存器74LS194和3—8译码器组成的时序电路如图所示，分析该电路。
（1）画出74LS194的状态转换图；（2）说出Z 的输出序列。
（本题13分）CP CP六、已知某同步时序电路的状态转换图如图所示。
（1）作出该电路的状态转换表；（2）若用D触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。
（本题15分）七、电路由74LS161和PROM组成。
（1）分析74LS161的计数长度；（2）写出W、X、Y、Z的函数表达式；（3）在CP作用下。
分析W、X、Y、Z端顺序输出的8421BCD码的状态（W为最高位，Z为最低位），说明电路的功能。
（本题16分）《数字电子技术基础》期末考试A卷标准答案及评分标准一、1、按照波形酌情给分。
北京航空航天大学2005－2006 学年第二学期期末《数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2006年7月12日班号学号姓名成绩N图712Q Q Y（状态转换、设计过程和步骤对得10分，化简有误扣3-5分）七、MN=00时，是5进制，显示最大数字为4；MN=01时，是6进制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
试卷五
一、填空题（20分）
1．数字信号只有 和 两种取值。
2．十进制123的二进制数是 ；八进制数是 ；十六进制数是 。
3．设同或门的输入信号为A 和B ，输出函数为F 。
若令B=0，则F= 若令B=1，则F=
4．三态门的输出有 、 、 三种状态。
5．设JK 触发器的起始状态Q=1
若令J=1，K=0，则=+1n Q 。
若令J=1，K=1，则=-1n Q 。
6．BCD 七段翻译码器输入的是 位 码，输出有 个。
7．一个N 进制计数器也可以称为 分频器。
8．有一个6位D/A 转换器，设满度输出为6.3V ，输入数字量为110111，则输出模拟电压为 。
9．设ROM 容量为256字×8位，则它应设置地址线 条，输出线 条。
10．用256字×4位RAM ，扩展容量为1024字×8位RAM ，则需要 片。
二 、选择题（20分）
1． 离散的，不连续的信号，称为（ ） A 、模拟信号 B 、数字信号
2． 组合逻辑电路通常由（ ）组合而成。
A 、门电路 B 、触发器 C 、计数器
3． 十六路数据选择器的地址输入（选择控制）端有（ ）个 A 、16 B 、2 C 、4 D 、8
4． 一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ） A 、4：6 B 、1：10 C 、4：10 D 、2：4 5． 能实现脉冲延时的电路是（ ）
A 、多谐振荡器
B 、单稳态触发器
C 、施密特触发器 6．8线—3线优先编码器的输入为70I I - ，当优先级别最高的7I 有效时，其
输出012Y Y Y 的值是（ ）
A 、111
B 、010
C 、000
D 、101
7．JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A 、J=K=0 B 、J=K=1 C 、J=O ，K=1
8．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ） A 、1011—0110—1100—1000—0000 B 、1011—0101—0010—0001—0000 9．有一位二进制数码需要暂时存放起来，应选用（ ）
A 、触发器
B 、2选1数据选择器
C 、全加器 10．EPROM 是指（ ）
A 、随机读写存储器
B 、可编程逻辑阵列
可编程只读存储器 D 、可擦除可编程只读存储器
三 、判断题（10分）
1、n 个变量的逻辑函数，其全部最小项共有n 个。
（ ）
2、与非门可以用作反相器。
（ ）
3、寄存器是组合逻辑器件。
（ ）
4、寄存器要存放n 位二进制数码时，需要n 2个触发器。
（ ）
5、3位二进制计数器可以构成模值为123+的计数器。
（ ）
6、十进制计数器最高位输出的周期是输入CP 脉冲周期的10倍。
（ ）
） ） ） ） 12，15）
试卷五答案
一、
1、 0 ， 1
2、 1111011， 173， 713
3、 A
4、 0， 1， 高阻
5、 1， 0
6、 4, 二进制, 7
7、 N
8、 5.5V
9、 8, 8 10、
8
二、
1、B
2、A
3、C
4、C
5、B
6、C
7、B
8、A
9、A 10、D
三、
1、ⅹ
2、√
3、ⅹ
4、ⅹ
5、ⅹ
6、√
7、ⅹ
8、√
9、ⅹ 10、√
四、
1、 C F = （过程略）
2、 BD C D C B A F +=),,,( （过程略） 五、
解：（1）根据逻辑函数选用译码器。
由于函数Y 中有A 、B 、C 三个变量，故选用3线-8线译码器74LS138。
其输出为低电平有效，故再选一个与非门。
（2）因为74LS138的输出表达式为：
i i Y m =，i=0～7
（3）写出逻辑函数的最小项表达式：
027027
Y A B C AB C A B C m m m m m m =++=++=∙∙
（4）将逻辑函数与74LS138的输出表达式进行比较，设A= A 2、B= A 1、C= A 0，得：
027027Y m m m Y Y Y =∙∙=∙∙
（5）所以，用一片74LS138再加一个与非门就可实现函数。
其逻辑图如上图所示。
六、
（1） 驱动方程：001,1J K == n n 1010,J Q K Q == n n n n
2012
01,J Q Q K Q Q
== （2）状态方程
n +1n n n
000000Q ()
J Q K Q Q C P =+=↓ n +1
n n n n
n n n n
n
n
1
11110101
10
10
Q (
)J Q K Q Q Q Q Q Q Q Q Q C P
=+=+
=+↓ n +1
n
n
n
n
n
n n n
2
2222210210
Q ()J Q K Q Q Q Q Q Q Q C P
=+=+↓ （3）状态转换真值表、状态图、时序图
（4）从状态图可知，随着CP 脉冲的递增，触发器输出Q 2Q 1Q 0值是递减的，且经过8个CP 脉冲完成一个循环过程。
所以，此电路是一个同步3位二进制（或1位八进制）减法计
数器。