锁相环路的分析
锁相环输入与输出相位误差范围
锁相环输入与输出相位误差范围1.概述锁相环是一种常用的控制系统，在通信、导航、雷达等领域中有着广泛的应用。
锁相环的输入输出相位误差范围是一个十分重要的参数，它决定了锁相环系统的性能和稳定性。
本文将围绕锁相环输入与输出相位误差范围展开讨论，并对其影响因素和优化方法进行分析。
2.锁相环输入相位误差范围的影响因素锁相环输入相位误差是指锁相环输入信号的相位偏离理想值的范围。
其大小受到多种因素的影响，主要包括：2.1 输入信号的频率稳定性：输入信号的频率稳定性直接影响了输入相位误差的大小。
频率稳定性越高，输入相位误差范围越小。
2.2 输入信号的幅度稳定性：输入信号的幅度稳定性对输入相位误差范围也有一定影响。
幅度稳定性差的输入信号可能会引起信号抖动，从而导致输入相位误差增大。
2.3 信噪比：信噪比低的输入信号容易受到噪声的干扰，从而引起输入相位误差的增大。
2.4 环路滤波器的带宽：锁相环环路滤波器的带宽与输入相位误差范围之间存在一定的关系，带宽越宽，输入相位误差范围越小。
3.锁相环输出相位误差范围的影响因素锁相环输出相位误差是指锁相环输出信号的相位偏离理想值的范围。
其大小受到多种因素的影响，主要包括：3.1 锁相环环路带宽：锁相环环路带宽决定了输出相位误差的范围。
带宽越宽，输出相位误差范围越小。
3.2 锁相环环路延迟：环路延时对输出相位误差也有一定的影响。
延时越大，输出相位误差范围越大。
3.3 VCO非线性：若锁相环中的VCO非线性较大，可能导致输出相位误差范围增大。
3.4 锁相环环路噪声：锁相环环路中的噪声也会对输出相位误差造成一定的影响。
4.优化锁相环输入与输出相位误差范围的方法针对锁相环输入与输出相位误差范围较大的问题，可以采取以下优化方法：4.1 提高输入信号的频率稳定性和幅度稳定性，减小噪声对输入相位误差的影响。
4.2 调整锁相环环路带宽和延时，优化环路滤波器的设计。
4.3 采用低非线性的VCO模块，并加强对环路中噪声的抑制与滤除。
锁相环的组成和原理及应用
锁相环的组成和原理及应用一.锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环(PLL)。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。
二.锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：(8-4-1)(8-4-2)式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC(t)。
即uC(t)为：(8-4-3)式中的ωi为输入信号的瞬时振荡角频率，θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即(8-4-4)则，瞬时相位差θd为(8-4-5)对两边求微分，可得频差的关系式为(8-4-6)上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc(t)为恒定值。
锁相环的工作原理与电路分析
锁相环的工作原理与电路分析在通用的锁相环频率合成器集成电路中，品种较多，采用MBl504(16脚)MB1511（20脚）等锁相环集成电路较多，而KENWOOD的不少产品中才用1511,和15A02的芯片,图1为该电路采用MBl511锁相环路IC，直插式20脚，从MPU（微处理机）经过CK、DA、LE线路，将脉冲同步，数据信号串行输送到锁相集成电路的11，13，14脚，IC1分频因子数由输入的串行信号所决定，而PLL电路输出频率受控于选通，同步数据传输来的信号。
压控振荡器产生的发射频率，接收机的本振频率，这个频率导通开关三极管被送到IC1的10(Fin)脚上，在IC1内部的程控分频器将10脚(Fin)的输入频率降为5kHz送入鉴相器。
基准晶体振荡器X1产生一个12.8MHZ的频率送到IC1的1、2脚，进入内部的前置分频器，将12.8MHz频除2560后，变成5kHz送入鉴相器，两个5kHz频率在鉴相器内进行相位比较，产生一个相差信号通过内部的电源泵从第8脚(DO)输出。
输出经过低通滤器滤去5k Hz的低频波成为相应的直流分量，这个直流分流分别送到RXVCO的变容二极管上同时也送到TXVCO 变容二极，这个直流电压（CV）手台一般为0.6-4.8V为锁定电压，有的车台为0.6-7.8V视3脚的泵电源的大小而定（有的手台经过DC-DC升压变为12V）。
VCO的震荡频率被锁定后经射频缓冲放大器送到发射或混频，IC1的8脚（LD）是失锁检测，5V的电压经R1、D1 加给IC1的8脚（LD）正常时为高电平，失锁时为低电平，MPU通过检测到低电平时将通过IC114（LE）使数据锁存失效（关闭）电源泵会维持在一个高电平或低电平。
停止锁相。
以上是个人的理解由于资料有限，如有错误望指出谢谢此主题相关图片如下：此主题相关图片如下：。
【非常好】锁相环原理解析
随时间摆动。
6.4
当 o r 时， e t 随时间 i o 减小，pe小， 增长慢。
当o r 时，
pe大， i o 增大，
e t 随时间增长快。
如图6.4.2（a）所示。
显然， d (t ) 不再是正弦 波，而是正半周长、负半周
锁定。
（B）i 比（A）大
d 经LF后的衰减更大，加到VCO上的 c很小。 显然，
VCO的 o在 r 上、下摆动的幅度更小。使o 不能摆到 i
上，但由于i是恒定的，而 o 又在r 、下摆动，因而
6.4
他们之间的差拍 i o 将相应随时间摆动。使d 不再 是正弦波，而是正半周长负半周短的不对称波形。
i 30 103 o e arcsin arcsin 48.59 Ad A0 4 104
要维持此相差的误差电压为
c d Ad sin e (t ) 2sin 48.59o 1.5(V)
2、当 i Ad A0 时 设 i i r ，闭合前：VCO的角频率为 r 环路闭合的瞬间，由PD产生 d t Ad sin e t 此时
在二阶环路中，由于有低通滤波器作为环路滤波器，
它相当于一个积分器，将鉴相器输出的直流分量积分。 从而使环路滤波器输出的控制电压不断增加，使压控振
荡器的振荡频率不断向输入信号频率靠近，直至环路进
入相位锁定状态。如果有源积分滤波器为理想积分滤波 器，那么不管固有频差为多大，经过频率牵引总能使环 路达到锁定状态.
1 1 c RC
2
1 RC 的条件
∴ AF c
1 c RC
1 代入计算 c 的公式中： c Ad Ao c RC
锁相环
i (t ),o (t )
瞬时相位
uo (t ) U 2m cos[ot o (t )] U 2m coso 式中， 0 是为压控振荡器在输入控制电压为零或为直流
电压时的振荡频率，称为电路的固有振荡频率。设乘法器 的增益系数为Am，则鉴相器输出的误差电压ud(t)
在控制电压的作用下，输出信号频率在固有频率的基础上 按一定规律变化的振荡电路。
作用——使振荡频率向输入信号的频率靠拢，直至两者的频 率相同，相位差恒定。
3 锁相环的基本组成分析
3、压控振荡器（VCO）
输入输出特性（线性）：
o(t ) o Aouc(t )
Ao
压控灵敏度
3 锁相环的基本组成分析
pe(t ) AdAoAF(p )sin e(t ) pi(t )
瞬时频差 控制频差 固有频差
捕捉过程—环路由失锁进入锁定的过程
捕捉带(Δωp )—— 环路由失锁状态进入锁定状态所 允许信号频率偏离的最大值。
捕捉时间(τP )——环路由失锁状态进入锁定状态所 需的时间
跟踪过程—环路维持锁定的过程
1 锁相环路概述 一、基本概念（绪）
其中，当输出信号频率与输入信号频率相同时，输出信号与 输入信号之间的相位差同步（相位差为常数）。故称为锁相 环路，简称为锁相环。 其中，频率相同是目的，相位同步（锁定）是手段。 （具体）：锁相环将输入信号与输出信号间的相位进行比较， 产生相位误差电压，来调整输出信号的频率，最终达到：相 位锁定，信号同频。
则上式可写为
3 锁相环的基本组成分析
3、压控振荡器（VCO）
压控振荡器传递给鉴相器的反馈信号起作用的不是瞬时角 频率而是它的瞬时相位。 所以，VCO在锁相环中起了一次 积分作用，因此也称为环路中的固有积分环节。 对 o( t ) o Aouc(t ) 积分，得
锁相技术知识点
第一章锁相环路的基本工作原理：1.锁相环路是一个闭环的相位控制系统；锁相环路（PLL）是一个相位跟踪系统，它建立了输出信号顺时相位与输入信号瞬时相位的控制关系。
2. 若输入信号是未调载波，θi(t)即为常数，是u i(t)的初始相位；若输入信号时角调制信号（包括调频调相），θi(t)即为时间的函数。
3．ωo是环内被控振荡器的自由振荡角频率；θo(t)是以自由振荡的载波相位ωo t为参考的顺时相位，在未受控制以前它是常数，在输入信号控制之下，θo(t)即为时间的函数。
4. 输入信号频率与环路自由振荡频率之差，称为环路的固有频率环路固有角频差：输入信号角频率ωi与环路自由振荡角频率ωo之差。
瞬时角频差：输入信号频率ωi与受控压控振荡器的频率ωv之差。
控制角频差：受控压控振荡器的频率ωv与自由振荡频率ωo之差。
三者之间的关系：瞬时频差=固有频差-控制频差。
5. 从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。
6. 对一定环路来说，是否能通过捕获而进入同步完全取决于起始频差。
7. 锁定状态又叫同步状态：①同频②相位差固定8. 锁定之后无频差，这是锁相环路独特的优点。
9. 捕获时间T p的大小除决定于环路参数之外，还与起始状态有关。
10.若改变固有频差∆ωo，稳定相差θe(∞)会随之改变。
11.锁相环路基本构成：由鉴相器（PD）、环路滤波器（LF）和电压控制振荡器（VCO）组成。
12.鉴相器是一个相位比较装置，鉴相器的电路总的可以分为两大类：第一类是相乘器电路，第二类是序列电路。
13.环路滤波器具有低通特性。
常见的环路滤波器有RC积分滤波器、无源比例积分滤波器和有源比例积分滤波器三种。
（会推导它们的传输算子）14.电压振荡器是一个电压-频率变换装置，它的振荡频率应随输入控制电压u c(t)线性的变化。
15.压控振荡器应是一个具有线性控制特性的调频振荡器。
要求压控振荡器的开环噪声尽可能低，设计电路时应注意提高有载品质因素和适当增加振荡器激励功率，降低激励级的内阻和振荡管的噪声系数。
锁相环工作原理
锁相环工作原理锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。
其作用是使得电路上的时钟和某一外部时钟的相位差同步。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。
因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
锁相环路是一个相位反馈自动控制系统。
它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
锁相环的工作原理：1. 压控振荡器的输出经过采集并分频；2. 和基准信号同时输入鉴相器；3. 鉴相器通过比较上述两个信号的相位差(注顾名思义为相位差,非频率差)，然后输出一个直流脉冲电压；4. 控制VCO，使它的频率改变；5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。
锁相环可用来实现输出和输入两个信号之间的相位差同步。
当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。
这时，压控振荡器按其固有频率fv进行自由振荡。
当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。
如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。
环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。
PLL锁相环详解-经典收藏
PLL的概念我们所说的PLL。
其实就是锁相环路，简称为锁相环。
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
目前锁相环主要有模拟锁相环，数字锁相环以及有记忆能力（微机控制的）锁相环。
PLL的组成锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
压控振荡器（VCO）的基本概念调节可变电阻或可变电容可以改变波形发生电路的振荡频率，一般是通过人的手来调节的。
而在自动控制等场合往往要求能自动地调节振荡频率。
常见的情况是给出一个控制电压（例如计算机通过接口电路输出的控制电压），要求波形发生电路的振荡频率与控制电压成正比。
这种电路称为压控振荡器，又称为VCO或u-f转换电路。
压控振荡器是锁相环中关键部件，在实际应用中有很多种结构。
压控振荡器（VCO）电路的举例和原理利用集成运放就可以构成精度高、线性好的压控振荡器。
我们知道积分电路输出电压变化的速率与输入电压的大小成正比，如果积分电容充电使输出电压达到一定程度后，设法使它迅速放电，然后输入电压再给它充电，如此周而复始，产生振荡，其振荡频率与输入电压成正比。
即压控振荡器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
12.5.1 一阶锁相环路12.5.2 二阶锁相环路
频电子线路》（第四版）张肃文主编
高等教育出版
)()()()()(s KF s s KF s s s H +==1V θθ)()
()(1)()()(s KF s s s s s s s H e +=-==1V 1e θθθθ传递函数的阶数取决于滤波器的传输函数F (ｓ)的形式，亦即取决于环路滤波器的形式。
根据F (ｓ)的不同，可将锁相环路分为一阶、二阶以至更高阶的形式。
频电子线路》（第四版）张肃文主编高等教育出版
K s K s s s H +==)()()(1V θθK
s s s s s s s H +=-==)()(1)()()(1V 1e e θθθθ1)(=s F )()()()()(s KF s s KF s s s H +==1V θθ)()()(1)()()(s KF s s s s s s s H +=-==1V 1e e θθθθ频电子线路》（第四版）张肃文主编
高等教育出版
图12.5.1 一阶锁相环路频率特性
1)频率特性频电子线路》（第四版）张肃文主编
高等教育出版
(1) 环路传输函数Ｈ(j ω)具有低通特性，其物理意义是：输入信号θ1(t )中的各种频率分量，经过环路传输后，只有低频成分出现在输出信号θV (t )中。
(2) 误差传输函数１－Ｈ(j ω) 具有高通特性，其物理意义是：误差信号θe (t)中含有θ1(t)中的高频成分，这是因为θ1(t)在环路之外，因此它的高频成分不能被滤除。
结论：频电子线路》（第四版）张肃文主编
高等教育出版
２）环路的锁定0
)()(sin )(=-+t t t K t t d d d d 1e e θθθ现在来研究锁相环路的锁定问题，这时必须考虑环路的非线性，这主要是由鉴相器的非线性所引起的。
)()(1t t t R θω∆θ+=0)(sin )(=-+ω∆θθt K t
t e e d d 常数常数；==)(t R θω∆频电子线路》（第四版）张肃文主编
高等教育出版
(1) 环路的锁定条件是：(2) 当环路闭合时，在任何瞬间的环路瞬时频差都等于环路的固有频差与控制频差的差值。
或者说，瞬时频差与控制频差的代数和等于固有频差。
结论：0)(lim =∞→t t t d d e θK t t ω∆θ=∞→)(sin lim e 1<K ω∆)(sin )(t K t t e e d d θω∆θ-=ω∆θθ=+)(sin )(t K t
t e e d d 频电子线路》（第四版）张肃文主编高等教育出版
(3) 环路锁定后，有一个固定的剩余相位差，即稳态相位差结论：K ω∆θarcsin )(=∞e 频电子线路》（第四版）张肃文主编高等教育出版
3）捕捉带与同步带当锁相环路本来处于失锁状态时，由于环路的作用，使压控振频率逐渐向标准参考频率靠近，靠近到一定程度后，环路即能进入锁定。
这一过程叫做捕捉过程。
系统能捕捉的最大频率失谐范围称为捕捉带或捕捉范围。
当环路已锁定后，如果由于某种原因引起频率变化，这种频率变化反映为相位变化，则通过环路的作用，可使VCO 的频率和相位不断跟踪变化。
这时环路即处于跟踪状态。
环路所能保持跟踪的最大失谐频带称为同步带，又称同步范围或锁定范围。
频电子线路》（第四版）张肃文主编高等教育出版
频电子线路》（第四版）张肃文主编高等教育出版
从闭环开始，由不同步到达同步所需的时间叫做捕捉时
间。
可以证明，在小扰动的条件下，一阶环路的捕捉时间为
2
21ω∆τ-=K p 由此可见，要缩短捕捉时间（锁定时间），就要提高环路的总增益Ｋ。
K
t t ω∆θ=∞→)(sin lim e 1<K
ω∆K
=H ω∆频电子
线
路》
（
第四
版）
张
肃文
主
编高
等教育出版
４）差拍状态
图12.5.5 一阶锁相环路的相图
1
>K
ω
∆频电子线路》（第四版）张肃文主编高等教育出版
频电子线路》（第四版）张肃文主编高等教育出版
频电子线路》（第四版）张肃文主编高等教育出版
从以上对一阶环路的分析可知，这种环路只有一个可供调整的参数Ｋ，而环路的各种重要特性都由它来决定。
这就遇到了不可克服的矛盾，因为若希望环路的同步范围大和稳态相差θe 小，则要求增益Ｋ大。
但在增大Ｋ值的同时，环路的截止频率ωｃ也提高了，因此环路的滤波性能变坏。
一阶环路不能解决这样的矛盾，所以实际使用的锁相环路总是要有适当的滤波器，以克服上述困难，并改善
环路的性能。
加入滤波器后，环路即变成高阶的，
频电子线路》（第四版）张肃文主编高等教育出版
2
2212)(n n n
ω
ζω
ω++=s s s H 采用不同的一阶低通滤波器，锁相环路的基本方程式的频域形式有
22222)/2()(n n n n n ωζωωωζω+++-=s s K s s H 2
2
2
322)(n
n n n ωζωω
ζω+++=s s s s H ωn 称为锁相环路的固有角频率；ζ称为环路的阻尼系数。
频电子线
路》
（第四
版
）张肃文
主编
高等教育出版
对于不同滤波器的参数表示式见表12.５.１。
RC
n
ωζ
无源比例
有源比例
τ
K
2
1ττ+K 1
τK
K τ121)
1(21221τττ++K K 1
2
2
ττK
频电子线路》（第四版）张肃文主编高等教育出版
2
2
22)(n
n n
RLC ωζωω
++=s s s H 图12.5.8 RLC 串联谐振电路
无阻尼。
,0=ζ过阻尼。
,1>ζ欠阻尼。
,1<ζ频电子线路》（第四版）张肃文主编高等教育出版
频电子线路》（第四版）张肃文主编高等教育
出版
无振荡。
指数衰减,
图12.5.9 高增益二阶环路的频率响应
1
)12()12(2
22++++=ζζωωdB
3-频电子线路》（第四版）张肃文主编高等教育出版
最后简略讨论一下二阶环路的同步带、捕捉带等问题。
2n n p ωζωω∆-=K 22n ω>>K K n p ζωω∆2=n L ζωω∆2=End 《高频电子线路》（第四版）张肃文主编高等教育出版社。