微机原理与接口技术(楼顺天)-第6章3
微机原理与接口技术课后习题答案
微机原理与接口技术习题解答第1章微型计算机系统〔习题〕简答题（1）计算机字长（Word）指的是什么（2）总线信号分成哪三组信号（3）PC机主存采用DRAM组成还是SRAM组成（4）Cache是什么意思（5）ROM-BIOS是什么（6）中断是什么（7）32位PC机主板的芯片组是什么（8）教材中MASM是指什么（9）处理器的“取指－译码－执行周期”是指什么（10）本课程的主要内容属于计算机系统层次结构中哪个层次〔解答〕①处理器每个单位时间可以处理的二进制数据位数称计算机字长。
②总线信号分成三组，分别是数据总线、地址总线和控制总线。
③ PC机主存采用DRAM组成。
④高速缓冲存储器Cache是处理器与主存之间速度很快但容量较小的存储器。
⑤ ROM-BIOS是“基本输入输出系统”，操作系统通过对BIOS的调用驱动各硬件设备，用户也可以在应用程序中调用BIOS中的许多功能。
⑥中断是CPU正常执行程序的流程被某种原因打断、并暂时停止，转向执行事先安排好的一段处理程序，待该处理程序结束后仍返回被中断的指令继续执行的过程。
⑦主板芯片组是主板的核心部件，它提供主板上的关键逻辑电路。
⑧ MASM是微软开发的宏汇编程序。
⑨指令的处理过程。
处理器的“取指—译码—执行周期”是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。
⑩机器语言层，即指令集结构。
（学生很多认为是：汇编语言层。
前4章主要涉及汇编语言，但本书还有很多处理器原理等内容）〔习题〕判断题（1）软件与硬件的等价性原理说明软硬件在功能、性能和成本等方面是等价的。
（2）IA-64结构是IA-32结构的64位扩展，也就是Intel 64结构。
（3）8086的数据总线为16位，也就是说8086的数据总线的个数、或说条数、位数是16。
（4）微机主存只要使用RAM芯片就可以了。
（5）处理器并不直接连接外设，而是通过I/O接口电路与外设连接。
8086微机原理及接口技术
《8086微机原理及接口技术》复习提纲第一章计算机基础知识1，微机，微机系统的概念。
微机室由CPU，存储器，I/O接口组成等。
（P。
2）2，三大总线的名称和作用。
3，二进制，十进制，十六进制数的运算及相互转换，BCD码，ASCII码。
作业：P9习题第二章8086 微处理器1,8086CPU内主要分为EU和BIU两部分，具体分工是什么？P102，掌握标志寄存器的定义和作用。
P123,8086对存储器分段管理，为什么？什么是逻辑地址，物理地址。
物理地址的计算方法。
P144，最小和最大模式的定义。
看到图能简述最小模式下的读/写时序。
P24作业：P33 1,2,3,4第三章8086寻址方式及指令系统1，8086七种寻址方式的名称和作用。
P342，掌握常用的指令。
作业：P71第四章8086汇编语言基础1，什么是汇编语言，机器语言，汇编语言程序汇编程序？2，标示符，标号，变量的命名规则。
P743，指令性和知识性语句的定义和作用。
P864，伪指令的作用。
P795，字节，字，双字数据定义的方法和作用。
P84作业：P87 1，，4,5第五章,汇编语言源程序及上级过程1，8086汇编语言源程序有哪些基本段构成，每个段作用是什么？P882，宏指令及展开P893，汇编语言上机的四个步骤。
P102作业：P102 1,2第六章8086 汇编语言程序设计方法1，掌握分支，顺序，循环程序的含义和设计方法。
P127 1~6题2，能够画出程序流程图3，主——子结构程序的使用和设计。
4，掌握常用的DOS功能调用。
（1,2,9号）第七章存储器1，熟悉存储器的分类，存储器设计的基本要求，动态，静态及ＲＯＭ，ＲＡＭ使用区别。
Ｐ１２８作业：P145 3,4题2，掌握存储器地址的确定方法。
作业P145 3,4题第八章1，熟悉CPU与外部交换信息的三种方式。
P1472，掌握接口的作用P1463，端口的两种编制方式及8086CPU采用的方式。
P1464，端口的分类及功能P1465，什么事DMA？它在计算机系统的作用及两种状态。
微机原理与接口技术习题答案雷丽文版
微机原理习题与答案第一章微机基础1-1微处理器、微机与微机系统三者之间有什么不同？答: 微处理器一般也称为CPU，它本身具有运算能力和控制功能。
微型计算机是由CPU、存储器、输入/输出接口电路和系统总线构成的裸机系统。
微型计算机系统是以微型计算机为主机，配上系统软件和外设之后而构成的计算机系统。
微处理器是微型计算机的一组成部分，而微型计算机又是微型计算机系统的一组成部分。
1-2 CPU在内部结构上由那几部分组成?答：8位CPU在内部结构上由寄存器阵列、算术逻辑运算单元ALU、控制器和内部总线及缓冲器等部分组成。
1-3总线接口部件有哪些功能? 8086的执行部件有什么功能?答：总线接口部件的功能是负责与存储器、I/O端口传送数据。
执行部件的功能是负责指令的执行。
1-4 8086/8088的状态标志和控制标志分别有哪些？答：8086/8088的状态标志有6个：CF、AF、SF、PF、OF、ZF，控制标志有3个：TF、DF、IF。
1-5 8086/8088和传统的8位计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？答：8位饥是取一条指令，执行一条，再取，再执行；8088执行时，取指与执行几乎是同时进行的。
1-6 8086/088微处理器中有哪些寄存器？通用寄存器中哪些可以作地址指针用？答：8086/8088各有14个寄存器，它们可分为3组：(1)四个通用寄存器和四个变址和指针寄存器，即AX，BX，CX，DX，SP，BP，SI，DI。
(2)四个段寄存器,即CS，DS，SS，ES。
(3)两个控制寄存器，即IP，FR。
1-7 8086/8088 20位物理地址是怎么样形成的？当CS=2000H，IP=0100H，其指向的物理地址等于多少？答：物理地址＝段地址×16＋段内偏移地址。
201001-8 将下列十进制数分别转换成二进制数、八进制数和十六进制数：128，511，1024，65535，1048575，512，0625，27/32，0.4375128：10000000，200，80511：111111111，777，1FF1024:10000000000,2000,40065535:1111111111111111,177777,FFFF1048575:11111111111111111111,3777777,FFFFF512:100000000,1000,1000625:100111001,1161,13927/32: 0.1101100B,0.660Q,0.D8H0.4375:0.0111,0.34,0.71-9将下列二进制数转换成十进制及十六进制数：1100110101B，101101.1011B 答：1100110101:821,335101101.1011B:45.6875,2D.BH1-10 (4 5 7 8)10=（0100 0101 0111 1000 ）BCD=1000111100010B1-11 写出下列数的原码、反码、补码、和移码（设字长为8位）：15，-20，-27/3215:00001111,00001111,00001111,10001111-20:10010100,11101011,11101100,01101100-27/32:1.1101100,1.0010011,1.0010100,0.00101001-12 16位无符号定点整数的数值表示范围为多少？8位补码表示的数值范围是多少？16位补码呢？（整数情况）答：16位无符号数表示的范围是0~~655358位补码表示的数值范围为+127~~-128。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM 的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。
如果根据计算，微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da 为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微机原理习题答案1234章
微机原理与接口技术楼顺天周佳社编著科学出版社2006年习题解答因时间紧，习题解答由部分老师提供，还没有经过仔细校对，肯定有不少错误，请各位指正。
另外，习题有多种解法，答案不唯一，仅供参考。
第1章数制与码制1.将下列十进制数转换成二进制数：（1）58；（2）67.625; （3）5721;解：（1）58D = 0011 1010B（2）67.625D = 0100 0011.1010B（3）5721D = 0001 0110 0101 1001B2.将二进制数变换成十六进制数：（1）1001 0101B；（2）11 0100 1011B；（3）1111 1111 1111 1101B；（4）0100 0000 10101B；（5）0111 1111B；（6）0100 0000 0001B解：（1）1001 0101B = 95H（2）11 0100 1011B = 34BH（3）1111 1111 1111 1101B = FFFDH（4）0 1000 0001 0101B = 815H（5）0111 1111B = 7FH（6）0100 0000 0001B = 401H3.将十六进制数变换成二进制数和十进制数：（1）78H；（2）0A6H；（3）1000H；（4）0FFFFH解：（1）78H = 120D = 0111 1000B（2）0A6H = 166D = 1010 0110B（3）1000H = 4096D = 0001 0000 0000 0000H（4）0FFFFH = 65535D = 1111 1111 1111 1111B4.将下列十进制数转换成十六进制数：（1）39；（2）299.34375；（3）54.5625解：（1）39D = 27H（2）299.34375D = 12B.58H（3）54.5625D = 36.9H5.将下列二进制数转换成十进制数：（1）10110.101B；（2）10010010.001B；（3）11010.1101B解：（1）10110.101B = 22.625D（2）10010010.001B = 146.125D（3）11010.1101B = 26.8125D6.计算（按原进制运算）：（1）10001101B＋11010B；（2）10111B＋11100101B；（3）1011110B－1110B；（4）124AH＋78FH；（5）5673H＋123H；（6）1000H－F5CH；解：（1）10100111B（2）11111100B（3）1010000B（4）19D9H（5）5796H（6）A4H7.已知a=1011B, b=11001B, c=100110B, 按二进制完成下列运算，并用十进制运算检查计算结果：（1）a+b; （2）c-a-b; （3）a×b; （4）c÷b解：a=1011B=11D b=11001B=25D c=100110B =38D（1）100100B = 36D（2）10B = 2D（3）1 0001 0011B=275D（4）1B 余1101B= 13D8.已知a=00111000B, b=11000111B, 计算下列逻辑运算：（1）a AND b; （2）a OR b; （3）a XOR b; （4）NOT a解：（1）00000000B（2）11111111B（3）11111111B（4）11000111B9.设机器字长为8位，写出下列各数的原码和补码：（1）+1010101B;（2）-1010101B;（3）+1111111B;（4）-1111111B;（5）+1000000B;（6）-1000000B解：（1）原01010101B 补01010101B（2）原11010101B 补10101011B（3）原01111111B 补01111111B（4）原11111111B 补10000001B（5）原01000000B 补01000000B（6）原11000000B 补11000000B10.写出下列十进制数的二进制补码表示（设机器字长为8位）：（1）15；（2）－1；（3）117；（4）0；（4）－15；（5）127；（6）－128；（7）80解：（1）（00001111B）补（2）（11111111B）补（3）（01110101B）补（4）（00000000B）补（5）（11110001B）补（6）（01111111B）补（7）（10000000B）补（8）（01010000B）补11.设机器字长为8位，先将下列各数表示成二进制补码，然后按补码进行运算，并用十进制数运算进行检验：（1）87－73；（2）87＋（－73）；（3）87－（－73）；（4）（－87）＋73；（5）（－87）－73；（6）（－87）－（－73）；解：（1）1110B=14D（2）00001110B 进位舍弃（3）10100000B=-96D 溢出（4）11110010B=-14D（5）01100000B=96D 溢出（6）11110010B=-14D12.已知a,b,c,d为二进制补码：a=00110010B, b=01001010B, c=11101001B, d=10111010B,计算：（1）a+b;（2）a+c;（3）c+b;（4）c+d;（5）a-b;（6）c-a;（7）d-c;（8）a+d-c解：（1）01111100B（2）00011011B（3）00110011B（4）10100011B（5）11101000B（6）10110111B（7）11010001B（8）11B13.设下列四组为8位二进制补码表示的十六进制数，计算a+b和a-b，并判断其结果是否溢出：（1）a=37H, b=57H; （2）a=0B7H, b=0D7H;（3）a=0F7H, b=0D7H; （4）a=37H, b=0C7H解：（1）a+b=8EH溢出,a-b=E0H未溢出（2）8EH未溢出,E0H未溢出（3）CEH未溢出,20H未溢出（4）FEH未溢出70H未溢出14.求下列组合BCD数的二进制和十六进制表示形式：（1）3251（2）12907（3）2006解：（1）0011 0010 0101 0001B = 3251H（2）0001 0010 1001 0111B = 12907H（3）0010 0000 0000 0110B = 2006H15.将下列算式中的十进制数表示成组合BCD码进行运算，并用加6/减6修正其结果：（1）38＋42；（2）56＋77；（3）99＋88；（4）34＋69；（5）38－42；（6）77－56；（7）15－76；（8）89－23解：（1） 0011 1000B + 0100 0010B = 0111 1010B 低BCD码位需要加6修正0111 1010B + 0000 0110B = 1000 0000B = 80BCD（2） 0101 0110B + 0111 0111B = 1100 1101B 高、低BCD码位都需要加6修正1100 1101B + 0110 0110B = 0001 0011 0011B=133BCD（3） 1001 1001B+1000 1000B = 0001 0010 0001B 高、低BCD码位都需要加6修正0001 0010 0001B +0110 0110B = 0001 1000 0111B=187BCD（4） 0011 0100B + 0110 1001B = 1001 1101B 低BCD码位需要加6修正1001 1101B + 0000 0110B = 1010 0011B 修正结果使高BCD码位需要加6修正1010 0011B +0110 0000B = 0001 0000 0011B = 103BCD（5） 00111000B-01000010B =（-1）1111 0110B 高 BCD码位需要减6修正（-1）1111 0110B -0110 0000B =（-1）1001 0110B=-100+96=-4BCD（6）01110111B-01010110B = 0010 0001B = 21BCD（7） 00011001B-01110110B =（-1）1001 1111B 高、低BCD码位都需要减6修正（-1）1001 1111B -01100110B =（-1）0011 1001B = -100+39 = -61BCD（8）10001001B-00100011B = 0110 0110B = 66BCD16.将下列字符串表示成相应的ASCII码（用十六进制数表示）：（1）Example 1;（2）XiDian University;（3）-108.652;（4）How are you?;（5）Computer（6）Internet Web解：（1）45H，78H,61H,6DH,70H,6CH,65H，20H，31H（2）58H,69H,44H,69H,61H,6EH,20H,55H,6EH,69H,76H,65H，72H,73H,69H,74H,79H （3）2DH,31H,30H,38H,2EH,36H,35H,32H（4）48H,6FH,77H,20H,61H72H,65H,20H79H,6FH,75H（5）43H,6FH,6DH,70H,75H,74H,65H,72H（6）49H,6EH,74H,65H72H,6EH,65H,74H,20H,57H,65H,62H17.将下列字符串表示成相应的ASCII码（用十六进制数表示）：（1）Hello（2）123<CR>456;（注：<CR>表示回车）（3）ASCII;（4）The number is 2315解：（1）48H,65H,6CH,6CH,6FH （2）31H,32H,33H,0DH,34H,35H,36H （3）41H,53H,43H,49H,49H （4）54H,68H,65H,20H,6EH,75H,6DH,62H,65H,72H第2章 8086 CPU 结构与功能1. 微处理器内部结构由哪几部分组成？阐述各部分的主要功能。
微机原理与接口技术(楼顺天)-第6章2
由于8088CPU工作在最小方式，所以，IO/M =0
要参加译码。片选信号形成电路如下图所示。
6.3 扩展存储器设计
8088最小方式BUS
A19 A18 A17 A16 IO/M
片选信号 接6264的CS1
部分地址译码方法设计的SRAM存储器的片选信号形成电路
6.3 扩展存储器设计
４．存储器地址译码 （3）线选地址译码方式
G2B C B A
用74LS138作译码器的存储器译码电路
6.3 扩展存储器设计
例6.4 利用74LS688设计译码电路，输出端作为 Intel 62128 SRAM的片选信号，分配给Intel 62128的地址范围为74000H~77FFFH。画出 8088 CPU工作在最大方式下的译码电路。 解：由于Intel 62128为16kB SRAM，片内寻 址的地址引脚为14条，故片外寻址用于参加译码 的地址线为A19~A14共6根。
6.3 扩展存储器设计
解：因为Intel 6264的片容量为8k×8b(8kB)，因此 只需要1片Intel 6264存储器芯片，即既不需要位扩 展，也不需要字节扩展。 由于Intel 6264片内地址线有13根，所以8088
CPU系统地址总线的低13位A12～A0直接与Intel
6264的片内地址引脚A12～A0相连接，作片内寻址，
线选法是指用存储器芯片片内寻址以外的系统的
高位地址线中的某一条，作为存储器芯片的片选控制 信号。 优点：选择芯片不需要外加逻辑电路，译码线路简单。 缺点：地址重叠区域多，不能充分利用系统的存储器 空间 。
6.3 扩展存储器设计
5．存储器地址译码电路
存储器的地址译码电路形式很多，概括为： 组合电路（门电路）形式。 专用译码器形式，如3-8译码器74LS138。 数字比较器形式。 EPROM形式。 GAL、CPLD/FPGA形式。
微机原理与接口技术(楼顺天编着)课后习题答案
第3章8086CPU指令系统1.写出完成下列要求的变量定义语句：（1）在变量var1中保存6个字变量：4512H，4512，－1，100/3，10H，65530；（2）在变量var2中保存字符串：’BYTE’, ’word’, ’WORD’；（3）在缓冲区buf1中留出100个字节的存储空间；（4）在缓冲区buf2中，保存5个字节的55H，再保存10个字节的240，并将这一过程重复7次；（5）在变量var3中保存缓冲区buf1的长度；（6）在变量pointer中保存变量var1和缓冲区buf1的偏移地址。
解：var1 DW 4512H,4512,-1,100/3,10H,65530var2 DB ’BYTE’,’word’,’WORD’buf1 DB 100 DUP（?）buf2 DB 7 DUP（5 DUP（55H）,10 DUP（240））var3 DB LENGTH buf1pointer DW var1,buf1 （或者pointer DW OFFSET var1，OFFSET buf1）2.设变量var1的逻辑地址为0100：0000，画出下列语句定义的变量的存储分配图：var1 DB 12，－12，20/6，4 DUP（0，55H）var2 DB ‘Assemble’var3 DW ‘AB’, ‘cd’, ‘E’var4 DW var2var5 DD var2解：3.指令正误判断，对正确指令写出源和目的操作数的寻址方式，对错误指令指出原因（设VAR1, VAR2为字变量, L1为标号）：（1）MOV SI，100 （2）MOV BX，VAR1[SI]（3）MOV AX, [BX] （4）MOV AL, [DX]（5）MOV BP, AL （6）MOV VAR1, VAR2（7）MOV CS, AX （8）MOV DS, 0100H（9）MOV [BX][SI], 1 （10）MOV AX, VAR1+VAR2（11）ADD AX, LENGTH VAR1 （12）OR BL, TYPE VAR2（13）SUB [DI], 78H （14）MOVS VAR1, VAR2（15）PUSH 100H （16）POP CS（17）XCHG AX, ES （18）MOV DS, CS（19）JMP L1+5 （20）DIV AX, 10（21）SHL BL, 2 （22）MOV AL, 15+23（23）MUL CX （24）XCHG CL, [SI]（25）ADC CS:[0100], AH （26）SBB VAR1－5,154解：（1）MOV SI,100 正确。
微机原理与接口技术 楼顺天版 课后题答案
微机原理与接口技术楼顺天周佳社编著科学出版社找了好久，终于在期末从老师那儿弄了一份，希望对大家有用！5章习题1.微处理器的外部结构表现为数量有限的输入输出引脚，它们构成了微处理器级总线。
2.微处理器级总线经过形成电路之后形成了系统级总线。
3.简述总线的定义及在计算机系统中采用标准化总线的优点。
答：总线是计算机系统中模块（或子系统）之间传输数据、地址和控制信号的公共通道，它是一组公用导线，是计算机系统的重要组成部分。
采用标准化总线的优点是：1)简化软、硬件设计。
2)简化系统结构。
3)易于系统扩展。
4)便于系统更新。
5)便于调试和维修。
4.在微型计算机应用系统中，按功能层次可以把总线分成哪几类。
答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、系统总线和通信总线。
5.简述RESET信号的有效形式和系统复位后的启动地址。
答：RESET为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复位信号上升沿要与CLK下降沿同步。
系统复位后的启动地址为0FFFF0H。
即：（CS）=0FFFFH，（IP）=0000H。
M/信号在访问存储器时为高电平，访问I/O端口时为低电平。
6.8086 CPU的IO7.在8086系统总线结构中，为什么要有地址锁存器？答：8086CPU有20条地址线和16条数据线，为了减少引脚，采用了分时复用，共占了20条引脚。
这20条引脚在总线周期的T1状态输出地址。
为了使地址信息在总线周期的其他T状态仍保持有效，总线控制逻辑必须有一个地址锁存器，把T1状态输出的20位地址信息进行锁存。
8.根据传送信息的种类不同，系统总线分为数据总线、地址总线和控制总线。
9.三态逻辑电路输出信号的三个状态是高电平、低电平和高阻态。
10. 在8086的基本读总线周期中，在1T 状态开始输出有效的ALE 信号；在2T 状态开始输出低电平的RD 信号，相应的DEN 为__低__电平，R DT /为__低__电平；引脚AD 15 ~ AD 0上在1T 状态期间给出地址信息，在4T 状态完成数据的读入。
微机原理与接口技术_楼顺天版
微机原理与接口技术_楼顺天版《微机原理与接口技术》是一本关于微机原理和接口技术的教材，该教材分为楼顺天版和其他版本。
下面是对《微机原理与接口技术_楼顺天版》的详细介绍：《微机原理与接口技术_楼顺天版》是由楼顺天编写的一本教材，主要介绍了微机原理和接口技术的基本概念、原理、应用和实践。
该教材的内容涵盖了计算机硬件、微处理器、总线结构、存储器、输入输出接口、中断系统、DMA控制器、串行通信接口、并行通信接口等方面的知识。
教材的内容主要包括以下几个方面：1. 微机系统的基本概念：介绍了微机系统的组成和基本原理，包括中央处理器、存储器、输入输出设备等。
2. 微处理器的结构和工作原理：详细介绍了微处理器的内部结构和工作原理，包括指令集、寄存器、运算器、控制器等。
3. 总线结构和总线控制：讲解了总线的基本概念和分类，以及总线的控制方法和时序。
4. 存储器：介绍了存储器的分类、组织结构和访问方式，包括RAM、ROM、EPROM等。
5. 输入输出接口：讲解了输入输出接口的原理和实现方法，包括并行接口、串行接口、通用异步收发器等。
6. 中断系统：介绍了中断的概念和分类，以及中断系统的工作原理和实现方法。
7. DMA控制器：详细讲解了DMA控制器的工作原理和应用，包括DMA传输的过程和控制方式。
8. 串行通信接口：介绍了串行通信接口的原理和应用，包括串行通信的基本概念、协议和接口电路。
9. 并行通信接口：讲解了并行通信接口的原理和应用，包括并行通信的基本概念、协议和接口电路。
《微机原理与接口技术_楼顺天版》通过理论与实践相结合的方式，深入浅出地介绍了微机原理和接口技术的相关知识，适合计算机科学与技术、电子信息工程、自动化等专业的本科生和研究生使用。
该教材内容全面、详细，有助于读者理解和掌握微机原理和接口技术的基本原理和应用。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM 中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM 适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周期t cyc(R)(Read Cycle Time)和最小写周期t cyc(W)(Write Cycle Time)。
如果根据计算，微处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
&
插 件 板 板 内 方
CPU
&
作业
6.8 6.9 6.10 6.12
≈
≈
0
器 1 0 1 0 1 0 0 1 1 1…1 4K
高位不变地址部分，去参加译码， 作74LS245的数据有效选通信号E
6.3 扩展存储器设计
板内数据总线驱动与控制电路的设计
74LS245
系 统 总 线 （ ） 方
D0~~D7
A0 A7
B0 B7
XD0~~XD7
MEMR
.
DIR
E
插 件 板 板 内 方
6.3 扩展存储器设计
8086系统中存储器的组成
A19~A1 A0 BHE CS A18~A0 CS A18~A0
奇(高字节)地址 存储体 512K × 8
偶(低字节)地址 存储体 512K × 8
D7~D0
D7~D0
D15~D8
D7~D0
6.3 扩展存储器设计
例6.6 在8086最小方式系统中，利用2片
…
ERROR: ……
6.3 扩展存储器设计
6．扩展存储器接口电路设计 8086系统中存储器的组成
8086 CPU同8088 CPU一样，也有20条地址总 线，其寻址能力达1MB。不同之处是8086 CPU 数据 总线是16位的，与8086 CPU对应的1MB存储空间可 分为两个512kB(524 288 B)的存储体。其中一个存 储体由奇地址的存储单元(高字节)组成，另一个存储 体由偶地址的存储单元(低字节)组成。前者称为奇地 址的存储体，后者称为偶地址的存储体。
高位不变地址部分，去参加译 码，作6264的 CS1 片选信号。
8K
6.3 扩展存储器设计
74LS138
译码电路设计方法1（用74LS138专用译码器码）
A19 A18 +5V
A17
A16
G1 G2A G2B
\MEMW \MEMR
A15 A14 A13
C B A
Y0 Y1 Y2 片选信号 Y3 Y4 Y5 Y6 Y7
8088 CPU 最 大 方 式 系 统 总 线
D7-D0 A19-A16 A15-A0
MEMW MEMR
IOW IOR
6.3 扩展存储器设计
电路连接 8088 D0~D7 CPU 最 大 A12~A0 方 A19-A13 式 系 MEMW 统 MEMR 总 片选信号 线
6264
A0 D0 D ~D 0 7
/MEMR
器
译码时，/MEMR、/MEMW相与参加译码。 /MEMW
6.3 扩展存储器设计
插件板的板内既有内存，也有I/O接口（端口）
☆ 例：在PC／XT总线上扩展一块插件板，板内的内
存地址为E0000H----EFFFFH。板内的I/O接口地址为
2A0H----2BFH，试画出该插件板板内数据总线驱动与 控制电路。
器
6.3 扩展存储器设计
☆ 例：若要在PC/XT总线上扩展内存，地址为
A4000H—A4FFFH，试设计该内存扩展(卡)插件板的
板内数据总线驱动与控制电路。
器
6.3 扩展存储器设计
地址分析
板外寻址
插件板板内存储器地址范围
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 1 0 1 0 0 1 0 0 0 0 0…0
A19 A17 A14 A18 A16 A15 A13 A12
控制电路
6.3 扩展存储器设计
内存板板内双向数据总线驱动器需要仔细进行控制， 防止总线竞争发生。要防止总线竞争应做好以下三件
事： 牢记防止总线竞争的原则。
A.只有当CPU读板内内存单元时，驱动器指向系 统总线的三态门才允许导通； ☆
AX,0400H DS,AX BX,0000H CX,8*1024 AL,55H [BX],AL [BX],AL ERROR BX NEXT1
6.3 扩展存储器设计
MOV MOV NEXT2: MOV CMP JNZ INC LOOP BX,0000H AL,0AAH [BX],AL [BX],AL ERROR BX NEXT2
6.3 扩展存储器设计
⑴ 计算此RAM存储区的最高地址为多少？
因为Intel 6264存储容量为8K ×8（字节），
所以设计此存储电路共需1片6264芯片。因此最高 地址为：
04000H+02000H-1=05FFFH
6.3 扩展存储器设计
⑵ 画出此存储器电路与系统总线的连接图
确定总线及总线信号
…
…
A12 WE OE
D7
CS1
CS2
+5V
6.3 扩展存储器设计
与6264芯片的A12~ A0 相连，作片内寻址
地址分析
片外寻址
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 0 0 0 0 0 1 0 0 0 0 0…0
≈
0 0
≈
0
0
0
1
0
1
1
1 1…1
器
6.3 扩展存储器设计
地址分析:插件板板内存储器地址范围(E0000H----EFFFFH)
板外寻址 插件板板内存储器地址范围
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 ~ A0 1 1 1 0 0 0 0 0 0 0 0…0
64KB
1 1
高位不变地址部分，去参加译码
存储器地址范围 E0000H----EFFFFH
只有该或门输出低电平 有效信号，才允许CPU 读／写板内存储器或者 I/O端口。
器
I/O地址范围 2A0H----2BFH
6.3 扩展存储器设计
该例题中的插件板板内数据总线驱动电路
系 统 总 线 （ ） 方
MEMR IOR
DIR E
74LS245 D0~~D7
B.只有当CPU写板内内存单元时，驱动器指向板 内的三态门是导通的； C.当CPU不去寻址板内内存时，驱动器两边均处 于高阻状态。
器
6.3 扩展存储器设计
分析板内内存地址的特征。通过对板内内存地址的 分析，找出规律，即地址特征。 根据地址特征画出总线驱动及控制电路。
数据总线双向驱动器（74LS245）的E数据有效信号（及控制电 路）的设计方法是： 根据分配给插件板板内内存的地址范围，分析其特征，找出高位 地址不变部分，对高位不变地址进行译码。译码时，所有为1的 地址相与非，所有0地址相或。
≈
1
0
1
1
1
1
≈
1
器
1
1 …1
6.3 扩展存储器设计
画出在该例题中，插件板板内内存64KB
地址范围的存储器地址译码控制电路
A19 A18 A17 A16 MEMW MEMR &
只有该或门输出低电平 有效信号，才允许CPU 读／写板内内存。
器
6.3 扩展存储器设计
地址分析:插件板板内I/O地址范围(2A0H----2BFH)
6.3 扩展存储器设计
译码电路设计方法2（用门电路译码）
A19 A18 A17 A16 A15 A14 A13
≥1 ≥1
片选信号
MEMW MEMR
＆
6.3 扩展存储器设计
⑶ 编写程序实现对此存储器区域进行自检
MOV MOV MOV MOV MOV NEXT1: MOV CMP JNZ INC LOOP
2×8kB＝16 kB=04000H，其可用的最高RAM
地址为：
00000H＋04000H－1＝03FFFH
由于8086系统有16位数据总线，因此应将存储 器模块分成两组：奇片和偶片，然后通过译码电路 产生片选信号。
RAM电路与8086最小方式系统的连接
6.3 扩展存储器设计
7．CPU总线负载能力
第六章 存储器设计
本教案内容
第6章 存储器设计
1.存储器分类及主要技术指标
2.常用存储器芯片介绍
扩展 位字节扩展
3.扩展存储器设计
字节和位扩展 存储器地址译码 扩展存储器接口电路设计 总线负载能力
6.3 扩展存储器设计
6．扩展存储器接口电路设计 8088系统中存储器的组成
8088 CPU的地址总线有20条，它的存储器是以 字节为存储单元组成的，每个字节对应一个唯一的地 址码，所以具有1MB(1 048 576 B)的寻址能力。但 8088 CPU 只有8条数据线，是准16位微处理器，所
总线竞争的概念
负载的计算 ① 直流负载的估算
I OH I IHi (1) I OL I ILi (2)
i 1 i 1 N N
器
② 交流负载的估算
C P C Ii
i 1
N
(3)
6.3 扩展存储器设计
板内数据总线驱动与控制电路的设计 板内双向数据总线驱动是必需的，其驱动 器的控制一定要保证避免发生数据总线的竞争。 避免发生竞争的原则就是只有当CPU读本插件板 的数据时，才允许通向系统数据总线的三态门 导通。其他任何时刻，这些三态门必须呈现高 阻状态。作为微机系统设计者，若要设计一块 插在总线上的插件板，只要满足上述原则，就 可以避免总线竞争，设计出适用的插件板。
以存储器的组成与一般8位微机系统中存储器接口电路
的设计方法是相同的。
6.3 扩展存储器设计 例. 在8088系统总线上扩充设计8K字节的
SRAM存储器电路。SRAM芯片选用Intel6264， 起始地址从04000H开始，译码电路采用 74LS138。