低压CM0S带隙基准电压源设计
低压CMOS带隙基准电压源设计
低压CMOS带隙基准电压源设计作者：宁江华王基石杨发顺丁召来源：《现代电子技术》2010年第07期摘要:基准源是模拟集成电路中的基本单元之一,它在高精度ADC,DAC,SoC等电路中起着重要作用,基准源的精度直接控制着这些电路的精度。
阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。
并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真,得到理想的设计结果。
关键词:CMOS基准电压源; 低功耗; Sub-1 V; 高电源抑制比中图分类号:TM13 文献标识码:A文章编号:1004-373X(2010)07-0115-03Design of Low Voltage CMOS Bandgap Voltage ReferenceNING Jiang-hua1, WANG Ji-shi1, YANG Fa-shun1,2, DING Zhao1,2(1. College of Science, Guizhou University, Guiyang 550025, China;2. Guizhou Provincial Key Lab. for Micro-Nano-Electronics and Software, Guiyang 550025, China)Abstract:Voltage reference is a basic cell of analog integrated circuits. It performs an important role in many analog ICs whose precision is controlled by the precision of these cells, such as ADC, DAC, SOC and so on. A CMOS voltage reference circuit with Sub-1 V output voltage, low power consumption, low temperature coefficient and high PSRR is introduced. The simulation for the circuit was performed based on the CSMC 0.5 μm double poly mix process. The ideal design results were gained.Keywords:CMOS voltage reference; low power consumption; Sub-1 V; high PSRR0 引言基准电压源广泛应用于电源调节器、A/D和D/A转换器、数据采集系统,以及各种测量设备中。
低成本多路输出CMOS带隙基准电压源设计
低成本多路输出CMOS带隙基准电压源设计蔡元;张涛【摘要】在传统Brokaw带隙基准源的基础上,提出一种采用自偏置结构和共源共栅电流镜的低成本多路基准电压输出的CMOS带隙基准源结构,省去了一个放大器,并减小了所需的电阻阻值,大大降低了成本,减小了功耗和噪声.该设计基于华虹1 μm的CMOS工艺,进行了设计与仿真实现.Cadence仿真结果表明,在-40～140℃的温度范围内,温度系数为23.6 ppm/℃,静态电流为24μA,并且能够产生精确的3V,2V,1V和0.15V基准电压,启动速度快,能够满足大多数开关电源的设计需求与应用.%Based on the traditional Brakaw bandgap reference source, a CMOS bandgap reference source structure of low-cost multi-path reference voltage output is presented, which adopts a self-biased structure and cascode current mirror instead of an amplifier. It decreases the demands of the resistance value, and reduces the cost, power consumption and noise greatly. The circuit was implemented with Hua Hong lμm CMOS technology. Cadence simulation results show that its temperature coefficient is 23. 6 ppm/℃ and the quiescent current is 24 μA at the range of - 40~140℃ , it can generate accurate reference vultages of 3 V, 2 V, 1 V and 0.15 V, has a advantage of fast start-up, and meets the design requirements of the most switching power supplies.【期刊名称】《现代电子技术》【年(卷),期】2012(035)016【总页数】4页(P130-133)【关键词】带隙基准源;多路基准电压输出;温度系数;Cadence【作者】蔡元;张涛【作者单位】武汉科技大学信息科学与工程学院,湖北武汉430081;武汉科技大学信息科学与工程学院,湖北武汉430081【正文语种】中文【中图分类】TN710-340 引言带隙基准电压源通常是模拟和混合信号处理系统中重要的组成模块，它用来提供高稳定的参考电压，对系统的性能起着至关重要的作用。
低功耗带隙基准电压源电路设计
低功耗带隙基准电压源电路设计蒋本福【摘要】文章提出一种三层self-cascode管子工作在亚阈值区的低功耗带隙基准电压源电路.该电路具有电路结构简单、功耗低、温度系数小、线性度小和面积小等特点.采用CSMC 0.18μm的标准CMOS工艺,华大九天Aether软件验证平台进行仿真.仿真结果表明,在tt工艺角下电路的启动时间为6.64μs,稳定输出的基准电压Vref为567 mV;当温度在-40℃~125℃范围内时,tt工艺角下基准电压Vref的温度系数TC为18.8 ppm/℃;电源电压在1.2 V~1.8 V范围内时,tt工艺角下基准电压Vref的线性度为2620 ppm/V;在10 Hz~1 kHz带宽范围内,tt工艺角下基准电压Vref的电源抑制比(PSRR)为51 dB;版图核心面积为0.00195 mm2.【期刊名称】《微型机与应用》【年(卷),期】2017(036)003【总页数】3页(P39-41)【关键词】Aether软件;功耗;温度系数;线性度;面积【作者】蒋本福【作者单位】吉林大学珠海学院,广东珠海519000【正文语种】中文【中图分类】TN432在模拟IC和混合IC中，带隙基准电压是不可缺少的电路模块。
传统的低压、低功耗带隙基准电路是基于垂直双极晶体管，在文献[1-2]中分别提出了多种设计方法。
然而，这些方法都需要几百兆欧姆的电阻实现低功耗运行，占用较大芯片面积，浪费资源。
参考文献[3]也提出了由几个工作在亚阈值区的MOS管组成的电路，虽然保证了低功耗，但是也出现了温度补偿不够等问题。
为了实现低温漂带隙基准电压电路，高阶温度补偿技术[5]必须得到广泛应用，以减小带隙电压的温度系数。
因此本文提出在低功耗的带隙基准基础上增加高阶温度补偿电路来实现低温漂基准电压电路。
电路原理图如图1所示，主要由启动电路[4]、电流产生电路[5]和self-cascode[4-5]自偏置电路三部分组成。
一种超低温漂的带隙基准电压源
一种超低温漂的带隙基准电压源作者：邱玉松曾云濮亚男来源：《湖南大学学报·自然科学版》2013年第13期摘要：为提高带隙基准电压源的温度特性，采用Buck电压转移单元产生的正温度系数对V BE的负温度系数进行高阶曲率补偿.同时使用共源共栅结构（Cascode）提高电源抑制比（PSRR）.电路采用0.5 μm CMOS工艺实现，在5 V电源电压下，基准输出电压为996.72 mV，温度范围在-25～125 ℃时电路的温漂系数为1.514 ppm/℃；当电源电压在2.5～5.5 V变化时，电压调整率为0.4 mV/V，PSRR达到59.35 dB.关键词：带隙基准电压源；低温度系数；高阶补偿；集成电路中图分类号：TN432 文献标识码：AAn Ultra-low Temperature CoefficientBandgap Voltage ReferenceQIU Yu-song， ZENG Yun， PU Ya-nan（College of Physics and Microelectronics Science，Hunan Univ，Changsha，Hunan 410082， China）Abstract： In order to improve the temperature characteristics of bandgap voltage reference，this paper took advantage of Buck's voltage transfer cell generating a positive temperature coefficient to provide a high-order curvature compensation of VBE. And Cascode structure was used to improve the power supply rejection ratio （PSRR）. The circuit was simulated in 0.5 μm CMOS process. The output voltage of bandgap reference is 996.72 mV under 5 V supply available， and a temperature coefficient of 1.514 ppm/℃ can be achieved over the temperature varying from -25 to 125 ℃. The PSRR reaches 59.35 dB and an average line regulation reaches 0.4 mV/V when power supply changes from 2.5 to 5.5 V.Key words： bandgap voltage reference；low temperature coefficient；high-order compensation；integrated circuit基准源在集成电路中的作用是提供准确的电压或电流，它是模拟集成电路的核心组成部分，而其中带隙基准电压源由于具有高电源抑制比及长期稳定等优点，而被广泛地应用在A/D 和D/A转换器、低压差线性稳压器（LDO）、高精度比较器、存储器等集成电路中.传统的带隙基准电路仅仅补偿了一阶温度项，而V BE的高阶项才是限制温度特性的关键因素[1].因此，设计低温漂系数带隙基准源是十分必要的.近年来，国内外提出了多种不同的高阶补偿技术来改善基准电路的温度特性.Cao等提出了利用动态基础泄漏补偿技术来进行高阶补偿，使基准电压在-40～125 ℃范围内温漂系数达到15 ppm/℃[2]；Malcovati等利用双极晶体管电压差进行温度补偿，温漂系数在0～80 ℃内降至7.5[3]，但该电路存在电阻回路，精度不高；Gong等利用不同的电阻材料进行温度补偿，电路的温度变化范围大[4]，但产生的温漂系数高；而Leila Koushaeian等使用电流镜和运算放大器来减小温漂，其温漂系数为4.7 ppm/℃[5].本文对传统的电流型求和基准源的原理和结构进行分析总结，通过采用Buck式电压转移单元[6]和与温度无关的电流对V BE进行高价补偿的方法，设计了一种具有超低温漂系数的带隙基准源电路.同时使用一种有效的启动电路保证电路能正常启动，并且在输出端采用共源共栅结构，提高了电路的电源抑制比.该电路结构对负温度系数项的非线性部分进行了高阶补偿，达到了更低的温漂系数.仿真测试结果表明，输出基准电压为996.72 mV，当温度在-25～125 ℃时，温漂系数为1.514 ppm/℃；电源电压在2.5～5.5 V变化时，电压调整率为0.4 mV/V，适合于高精度电路中的参考电压源.1 一种超低温漂带隙基准源的设计带隙基准源是将分别拥有负温度系数V BE和正温度系数ΔV BE的电压按适当的权重相加，获得零温度系数的基准电压[7].为了最大程度地降低带隙基准电路的温漂系数，同时保证足够大的电源抑制比，本文设计了一种新型超低温漂的带隙基准源电路.1.1 整体电路的设计本设计基于传统带隙基准源工作原理，采用Buck电压转移单元产生的正温度系数对V BE 的负温度系数进行高阶曲率补偿，整个带隙基准电路如图1所示.图1中Part 1部分是电流求和型基准源，其将正温度系数和负温度系数两电流之和通过电流镜镜像到输出端，通过电阻分压得到基本与温度无关的基准电压[8].运算放大器使电路处于深度负反馈状态，调整R0的阻值使Va和Vb分别大于0.6 V，利用R1B1，R1B2及 R1A1，R1A2进行分压，得出较小的电压Vc和Vd作为运放的输入电平.其中R1B1= R1A1， R1B2= R1A2，故Va=Vb，Vc=Vd. M1和M2管的宽长比一致，使得两支路流过的电流也相同，Part 1中产生的带隙基准参考电压为：式中：第1项为常数项，第2项为一阶项，第3项为高阶项.常数项是在温度为0 K时外推而得到的PN结二极管电压，V BE0是发射结电压.T0是参考温度，η是与工艺有关的常数.α的值与Ic的温度特性有关，当Ic与温度成正比时，α=1；当Ic与温度无关时，α=0.由式（2）可以得出：V BE与温度并不是线性关系，一般的电路仅对其中的一次项进行了补偿，而与温度有关的高阶项TlnT并没有得到补偿，从而导致电路的温度特性较差.所以为了减小输出电压的温度系数，就需要对V BE中的非线性项TlnT进行补偿.图中Part 2部分产生与温度无关的电流，并将其注入到Q5，Q1管，Q5与Q1的发射极面积相等.所以Q1的电流与T成正比，由式（2）可得V BE1-V BE5为：因此，V1与V5的差值即为与非线性项TlnT成比例的电压.图中Part 3部分即为Buck型电压转换单元，是整个带隙基准电路的核心部分，用来实现Vref的高精度曲率补偿.Buck式转移单元电路主要由两个差分对构成，通过晶体管差分对管M3～M4可求出电压，再由电流镜M5～M6管传送给差分对管M1和M2.晶体管M1～M4管均工作于饱和区，在忽略体效应与沟道长度调制效应时，可得到：带隙基准电路通过调整电阻R0，R1A1，R1A2的大小，可对V BE1进行一阶线性补偿；而V BE1的高阶曲率补偿是由参数A和G实现的，只要调整好参数A和G就可以消除高阶温度系数项TlnT，从而获得理想的基准电压.1.2 启动电路在传统的带隙基准源电路中，存在电流为0的稳定状态，该状态是非正常工作状态，所以必须加入启动电路使其脱离该状态[5].启动电路先为工作电路提供适当的启动电流，使整个电路正常启动后，启动电路再自动关闭.从图1可以看出：启动电路由晶体管M7～M10构成，且M7～M9是二极管连接方式.当电源接通后，M8管工作在饱和区，M10导通使节点A的电位上升，电路开始正常工作.当节点A的电位上升到使M10管截止时，启动电路关闭，从而使得电路进入正常的工作状态.1.3 运算放大器设计运算放大器的性能对带隙基准源的性能参数有着十分重要的影响.为了保证运算放大器两端输入电压相等，并且尽可能地提高带隙基准电路的电源抑制比，放大器的增益应保证足够大[10].运算放大器采用放大器级联结构，如图2所示，在提高增益的同时使电路能够产生较大的输出摆幅.运算放大器的增益高低决定了电源抑制比的大小.在0.5 μm CMOS工艺下使用Cadence工具对运算放大器电路进行仿真，得到其频率特性曲线如图3所示.由图可见：放大器的增益达到79.46 dB，相位裕度为74.05°，完全满足电路要求.放大器的输入对管采用PMOS保证运放工作在饱和区，并且在放大器两级输入之间加入补偿电阻和电容，以提高放大器的相位裕度和稳定性.1.4 版图设计带隙基准源是高精度的模拟电路，其版图设计对精度和匹配性要求很高，因此在设计中，电流镜，BJT，运算放大器以及电阻等都要做到匹配对称，布局布线也要尽可能合理.在双极型晶体管和电阻的周围添加虚拟器件，并将三极管并联组合在一起以达到版图匹配.在放大器的版图设计中，采取中心对称结构可以降低工艺偏差.故最终设计的整体版图如图4所示，面积为300 μm×300 μm.2 仿真与测试的结果分析对基准电路而言，温漂系数是其最重要的性能参数之一，温漂系数的大小直接决定电路性能的好坏.本设计基于0.5 μm的CMOS工艺，采用Cadence中的Spectre软件进行模拟仿真，最后对其进行测试.当电源电压为5 V时，在-25～125 ℃温度范围内对电路进行仿真与测试，结果如图5所示.由图可见：仿真曲线中电路的输出基准电压为996.72 mV，在扫描范围内仅有0.1 mV的变化；而实际测试得到的输出基准电压为996.7±0.06 mV，与仿真结果相似.经补偿后的输出基准电压的温漂系数只有1.514 ppm/℃，温度特性得到了很大的改善.带隙基准电路的电源抑制比仿真与测试曲线如图7所示，其直流PSRR为59.35 dB.通过温度特性及电源特性的仿真与测试结果比较得出，虽然由于工艺的偏差导致测试与仿真结果存在些许差异，但电路设计完全满足电源控制芯片所要求的性能指标.3 结论本文设计并实现了一种温漂系数仅为1.514 ppm/℃的带隙基准电压源.所设计的电路以Buck型转移单元电路作为基准电路的核心，将其产生的正温度系数对V BE的负温度系数进行高阶温度补偿，极大地改善了电路的温漂特性；同时由于使用了Cascode结构，保证了高的电源抑制比.在0.5 μm CMOS工艺条件下，运用Spectre工具仿真验证了电路的电源以及温度特性.测试结果显示：当温度在-25～125 ℃之间变化时，温漂系数仅为1.514 ppm/℃.电源电压在2.5～5.5 V内变化时，电路的电压调整率仅为0.4 mV/V，PSRR为59.35 dB，测试结果证明了所设计电路性能优良，可广泛应用于要求超低温漂系数的电路系统中.参考文献[1] 苑婷，巩文超，何乐年. 高精度、低温度系数带隙基准电压源的设计与实现[J].电子与信息学报， 2009， 31（5）：1260-1264.YUAN Ting， GONG Wen-chao， HE Le-nian. Design and realization of a high precision low temperature coefficient bandgap voltage reference [J]. Journal of Electronics & Information Technology， 2009， 31（5）： 1260-1264.（In Chinese）[2] CAO Y， WOUTER D C， MICHIEL S， et al. A 4.5 MGy TID-tolerant CMOS bandgap reference circuit using a dynamic base leakage compensation technique [J]. IEEE Transactions on Nuclear Science， 2013， 60（4）：2819-2824.[3] MALCOVATI P， MALOBERTI F， FIOCCHI C， et al. Curvature-compensated BiCMOS bandgap with 1-V supply voltage[J].IEEE Journal of Solid-State Circuits，2001，36（7）：1076- 1081.[4] GONG Xiao-feng， LIU Min-jie， ZHOU Bin， et al. A novel wide temperature range bandgap reference [C]//Proceedings of 2012 IEEE 55th International Midwest Symposium on Circuits and Systems. New York： IEEE， 2012：506-509.[5] KOUSHAEIAN L， SKAIDAS S. A 65 nm CMOS low-power， low-voltage bandgap reference with using self-biased composite cascode opamp [C]// Proceedings of 2010 IEEE International Symposium on ISLPED. New York： IEEE， 2010：95-98.[6] BUCK A， MC DONALD C， LEWIS S， et al. A CMOS bandgap reference without resistors [J]. Journal of Solid-State Circuits， 2002， 37（1）：81-83.[7] RAZAVI B. Design of analog CMOS integrated circuits[M]. Boston： McGraw-Hill，2011： 381-390.[8] LEUNG K N， MOK P K T. A Sub-1-V 15-ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage device [J]. IEEE Journal of Solid-State Circuits， 2002， 37 （4）： 526-530.[9] TSIVIDIS Y. Accurate analyzes of temperature effects in IC-VBE characteristics with application to bandgap reference sources[J]. IEEE Journal Solid-State Circuits， 2001， 15 （6）：1076-1084.[10]LI W G， YAO R H， GUO L F， et al. A low power CMOS bandgap voltage reference with enhanced power supply rejection [C]//Proceedings of IEEE 8th International Conference on ASIC. New York： IEEE， 2009：300-304.。
CMOS_带隙基准源的设计(IC课程设计报告)
1
图 1、带隙基准电压源原理示意图(选自 Analysis and Design of Analog Integrated Circuits)
2
3 设计过程 3.1 电路结构
图 2、带隙基准电路中运算放大器的电路结构
《IC 课程设计》报告
——模拟部分
CMOS 带隙基准源的设计
华中科技大学电子科学与技术系 2004 级学生 张青雅
QQ:408397243 Email:zhangqingya@
2007 年秋大四上学期 IC 课程设计报告
1
目录
1 设计目标........................................................................................................................................1 2 介绍 ...............................................................................................................................................1 3 设计过程........................................................................................................................................3
LambdaN=0.0622 由跨导公式可以算出：
带隙基准源原理简介
带隙基准源原理简介带隙基准源原理简介1.1基准电压源的⼏项主要性能指标产⽣基准的⽬的是建⽴⼀个与电源和⼯艺⽆关、具有确定温度特性的直流电压。
因此，基准的设计就是要解决以下两个问题：与电源⽆关的偏置和温度关系的确定。
利⽤正温度系数电压和负温度系数电压，我们可以可以设计出⼀个令⼈满意的零温度系数的基准，这就是带隙基准电压源。
下⾯我们来介绍基准电压源的⼏项主要性能指标。
1.1.1温度系数温度系数(Temperature Coefficient,单位ppm/oC)是基准电压源在整个扫描的⼯作温度范围内，输出电压的最⼤值和最⼩值的差值，相对于正常输出电压的变化。
温度系数表征基准电压源电路受温度变化影响的⼤⼩，性能优异的基准源电路设计具有⾮常⼩的温度系数。
温度的变化⽽引起输出电压的变化，其单位表⽰为ppm/oC，计算公式如下所⽰：（2-1）1.1.2电源抑制⽐电源抑制⽐(PSRR：Power supply Rejeetion Ratio，单位：分贝或dB)在⼩信号情况下，基准电压源的输出变化量与电源电压的变化量之⽐。
基准电压源电路的输出电压,既要受到环境温度的影响，⽽且还要受到电源电压噪声的影响。
所以性能优良的基准电压源电路，能够很好的抑制电源电压对于电路的影响。
1.1.3线性调整率在直流状态下，电源电压的波动对于基准源的影响程度。
其公式为：（2-2）1.1.4建⽴时间从电源上电到基准源输出达到正常输出电压的那段时间。
1.2传统带隙基准源的基本原理和结构1.1.1 概述基准源在集成电路设计中是极其重要的基本单元电路，然后在不同的应⽤电路中经常需要设计不同的基准源。
⽐如传统的带隙基准源电路，具有较低的温度系数、较低的电源电压以及可以与标准CMOS⼯艺兼容等等特点,成为⼀种⼴泛使⽤的典型基准源电路模块。
设计基准电路的⽬的是为了建⽴⼀个与电源和⼯艺都⽆关，⽽且具有确定温度特性的电流或电压。
由于许多⼯艺参数要随温度的改变⽽改变，所以如果所设计的基准源与温度没有关系的话，那么它与⼯艺也是没有关系的。
一种低压高精度CMOS带隙基准
路结构 ， 重点提供了高精度的基准电压， 同时使电力 具备 电流源 的功 能 ， 省 了芯片 面积 和功耗 。 节
３ 高性能低压带隙基准工作原理与电路
度变化的精度 问题。仿真结果表明， 该电路可提供低至 ５０ Ｖ 的低压， ０ｍ 实现 了高阶电流补偿， 在
一
４￣ ０Ｃ～＋ ０ ￣ 温度范围内其温漂系数仅为 ３７ ｐ ／ 在芯片主要工作温度 范围内， １０Ｃ ．ｐｍ ￣ Ｃ， 输出基准
关键词 ： 压 带 隙基 准 ； 低 电源抑 制 比； 阶补偿 高
第 ５期
２１ ０ １年 ｌ Ｏ月
微
处
理
机
Ｎｏ ５ ． Ｏｃ ．． ０ １ ｔ ２ １
ＭＩ Ｒ０ＰＲＯＣ Ｓ Ｃ ＥＳ ＯＲＳ
・
大 规模 集 成 电路 设 计 、 造 与 应 用 ・ 制
一
种低 压高精度 Ｃ Ｏ Ｍ Ｓ带隙基准
王洪全 ， 龚 敏
（ 四川大 学 物理 科 学 与技 术 学院微 电子技术 四川省 重点实验 室， Ｉ 成都 ６ ０６ ） １０４ 摘 要 ： 计 了一种 改进 的 带隙基准 电压源 ， 过采 用分 段 电流补 偿 的方 法 ， 设 通 实现 了低 压 高精 度供 电。研 究基 于 Ｔ Ｍ ．５ｘ ＭＯ Ｖ工艺基 础 ， 点考虑 主 要工 作 温度 区域输 出电压 随温 Ｓ Ｃ０３ １ Ｃ Ｓ３ ｍ 重
ｔ ｓｉ ｇ，ｔ ｓ ｃｒ ｕ ｔｃ ｎ ｐ ｏ ｉ ｅ５ ０ｍＶ ｅ ｅ ｅ ｃ ｏｔｇ ｔｌａ ｔ ｎ ｈｅｔｍｐ ｒ ｔ ｒ ｏ ｆ ｃ ｅ ｔｉ ｐ ｔ ｅ ｔｎ ｈｉ ｉｃ ｉ ａ ｒ ｖ ｄ ０ ｒ ｆｒ ｎ ｅｖ ｌａ ｅ ａ ｅ ｓ ，ａ ｄ ｔ ｅ ｅ ａｕ ｅ ｃ ｅ ｉｎ ｓｕ ｏ ｉ ３． ｐ ７ｐ ｍ／￣ ｏ ｅ ｈ 一４ （ ～ ＋ １ ０￣ ｔ ｍｐ ｒ ｔ ｒ ｒ ｎ ｅ ｎ ｈ ｍａ ｎ ｅ Ｃ ｖ ｒｔｅ ０￣ ２ ０ Ｃ ｅ ｅ ａｕ ｅ ａ ｇ ．Ｉ ｔ ｅ ｉ ｔｍｐｅａ ｕ ｅ ａ ｅ．ｔ ｅ ｒ ｔ ｒ ｒｎｇ ｈ Ｍａ ｘ ｄｅ ｉ ｔ ｎ ｏ ｏ ｔｇ ｓｌ ｓ ｈ ｎ ８ ｖａ ｉ ｆｖ ｌａ ｅ ｉ ｅ ｓｔ ａ Ｖ ， ｎｄ ｔ ｅ ＰＳ ｏ ａ ｈ ＲＲ ｎ ｏ ｌ 一７ ｄＢ． ｉ ｎ ｙ ０ Ｋｅ ｒ ｙ ｗｏ ｄｓ： ｏ —ｖ ｌａ ｅ ｂ ｎｄ ａ ｅｅ ｅ ｅ； ＳＲＲ ； ｇ Ｌｗ ｏｔ ｇ ａ ｇ ｐ ｒ ｆ ｒｎｃ Ｐ Ｈｉ ｈ—ｌ ｖ ｌｃ ｍｐ ｎｓ ｔ ｎ ｅ ｅ ｏ ｅ ａ ｉ ｏ
带隙基准电压源(Bandgap)设计范例
由于 Q12 由 10 个发射极面积为单位面积的 NPN 组成（N＝10） ，则
∆VBE = VT ln(
J 19 ) = VT ln N J 12
（1.18）
经过分压网路发大后和 VBE11 叠加后产生 VREF： R19 + R 20 + R 21 V REF = VT ln N + VBE11 R21 在室温（25o C）下， ∂V BE VBE − (3 + m)VT − E g / q = ≈ −2 mV / ° K ∂T T
（ 1.19 ）
（ 1.20 ）
∂∆VBE k = ln N ≈ +0.2mV / ° K ∂T q
（1.21）
若要在 25o C 实现温度系数为零，则要求 R19 + R20 + R 21 ≈ 10 R21 即
R19 + R20 = 9R 21
3） I BIAS 2 = VREF − VBEQ3 RR 8
I BIAS = I 1 =
∆VBE VT ln 2 = Rnew1 Rnew1
（1.14） 在室温下，VT ＝0.026V
I BIAS = 0.018 A Rnew1
2) 当考虑沟道长度调制效应
I 1 = K 7 [VG 7 − (VDD − I 1R12 ) − VTH 7 ] 2 [1 + λ (VG 7 − (VDD − I 1 R12 )]
（1.15）
I 2 = K8 [VG 8 − (V DD − I 2 R13 ) − VTH 8 ] 2 [1 + λ (VBEQ25 + I 2 R14 − VDD + I 2 R13 )] （1.16）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
低压CM0S带隙基准电压源设计
0 引言
基准电压源广泛应用于电源调节器、A／D和D／A转换器、数据采集系统，以及各种测量设备中。
近年来，随着微电子技术的迅速发展，低压低功耗已成为当今电路设计的重要标准之一。
比如，在一些使用电池的系统中，要求电源电压在3 V以下。
因此，作为电源调节器、A／D和D／A转换器等电路核心功能模块之一的电压基准源，必然要求在低电源电压下工作。
在传统的带隙基准源设计中，输出电压常在1．25 V左右，这就限制了最小电源电压。
另一方面，共集电极的寄生BJT和运算放大器的共模输入电压，也限制了PTAT电流生成环路的低压设计。
近年来，一些文献力图解决这方面的问题。
归纳起来，前一问题可以通过合适的电阻分压来实现；第二个问题可以通过BiCMOS工艺来实现，或通过低阈值电压的MOS器件来实现，但工艺上的难度以及设计成本将上升。
基于上面的考虑，本文首先对传统的带隙电压源原理进行分析，然后提出了一种比较廉价且性能较高的低压带隙基准电压源，采用电流反馈、一级温度补偿技术设计了低压CMOS带隙基准源电路，使其电路能工作在较低的电压下。
本文介绍这种带隙电压基准源的设计原理，给出了电路的仿真结果，并对结果进行了分析。
并基于CSMC 0．5μm Double Poly Mix Process对电路进行了仿真，得到理想的结果。
l 低压COMS基准电压源设计。