带隙基准电压源的设计

合集下载

一种低功耗BiCMOS带隙基准电压源的设计

一种低功耗BiCMOS带隙基准电压源的设计

构成 共 栅共 源 镜像 电流 源. 工作 原理 为 : 其 当
与、 厂 的 电 压 值 不 同 时 , 过 运 算 放 大 器 控 制 通
MN3的 电压 , 而控制流过 MP 进 4的 电流 , 然后 通
之 间
过共 栅共 源镜像 电流 源控制 流过 MP 、 6的电 5 MP
文 章 编 号 : 0 44 5 ( 0 0 0 — 2 40 1 0 —3 3 2 1 ) 3 0 5 — 3

种 低 功 耗 BC i MOS带 隙 基 准 电压 源 的 设 计
李 龙 镇
(延 边 大 学 工 学 院 计 算 机 科 学 与 技术 系 , 吉林 延 吉 1 3 0 3 0 2)
由于带 隙基 准电压 源的输 出电压 与环境 温度 变 化和 电源 电压 变化 不 相关 , 因此 被广 泛 应用 于
使 用的 有源和无 源器 件 的个 数 达到 最小 , 本 文 使 设 计的带 隙基准 稳 压 电源 具 有低 功耗 、 电压 的 低 优点 .
集成 电路设计 中 , 如随 机存 储 器 ( R D AM) 设计 及 模 拟 与数 字信 号相 互 转换 的电路 . 随着 对 带 隙基 准 电压源 研究 的深 入 , 人们 又 将 其作 为一 个 具 体
9 O℃ t m pe a ur a ge a d e e y p o e s s e r t ern n v r r cs e.
Ke r s y wo d :Bi OS;b n g p r f r n e t r— p cr u t o p we CM a d a e e e c ;s a tu ic i;l w o r
Ab ta t a d a ot g e e e c ic i wh c s u e h . 5“ Bi sr c :A b n g p v la e r f r n e cr u t ih i s d t e 0 2 m CMOS p o e s wa r s n e ,a d r cs sp e e td n t e s a tu ic i wh c s n t u e h oy i c n r ss a c s wa r s n e . Th ic i c n wo k i o h t r— p cr ut ih i o s d t e p l sl o e it n e s p e e t d i e cr u t a r n l w v l g n o p we .Th i lt n r s l o p c h wst a h y t m a o d r s l n t e一 4 ~ o t e a d l w o r a esmu a i e u t fHS ies o h tt e s s e h sg o e u t i h o s O

CMOS_带隙基准源的设计(IC课程设计报告)

CMOS_带隙基准源的设计(IC课程设计报告)
VREF=VBE+MVT 将上式对温度T微分,并在室温下等于零(输出电压在室温下的理论温度系 数为零),解得常数M的值。
1
图 1、带隙基准电压源原理示意图(选自 Analysis and Design of Analog Integrated Circuits)
2
3 设计过程 3.1 电路结构
图 2、带隙基准电路中运算放大器的电路结构
《IC 课程设计》报告
——模拟部分
CMOS 带隙基准源的设计
华中科技大学电子科学与技术系 2004 级学生 张青雅
QQ:408397243 Email:zhangqingya@
2007 年秋大四上学期 IC 课程设计报告
1
目录
1 设计目标........................................................................................................................................1 2 介绍 ...............................................................................................................................................1 3 设计过程........................................................................................................................................3
LambdaN=0.0622 由跨导公式可以算出:

高性能带隙基准电压源的设计

高性能带隙基准电压源的设计
J n hn riGu in , agY n f i gS egu, oLf g Zhn ige a a i ( c o l f lc o i a dIfr t nE gn e n , a z o atn iesy az o 3 0 0 hn ) Sh o Eet nc n oma o n ien g L n h u ioo gUnvrt,L nh u7 0 7 ,C ia o r n i J i
m a a e n h p h sa s l r tm p r t r o f c e t h c a e h h p m o e s b e Th a e ar e U n g me tc i a ma e e e au e c e i n i h m k st e c i r t l . e p p rc ris O t l i w a t e cr u ts u a e wi h M C0 5 m CM O S p o e s s i lt n r s lss o t a h ee e c o t g h i i i lt t t e CS c m h .u r c se .S mu a i e u t h w h tt e r f r n e v l e o a
“ a ua r 工具计算出在该温度时, C l l o” c t 带隙基准电压源有最小的温漂系数。 关键词:带隙基准电压源 ;P T A A;温漂系数 ;电源抑制比
中 图分 类 号: N42 T 0 文献标 识码 : A
Hi h-pe f r a e ba d g p o t g e e e e de i g _ ro m nc n a v la e r f r nc sgn _ 。

0 引言
基准 电压是集成电路设计中的一个重要部 分’

带隙基准电压源(Bandgap)设计范例

带隙基准电压源(Bandgap)设计范例

由于 Q12 由 10 个发射极面积为单位面积的 NPN 组成(N=10) ,则
∆VBE = VT ln(
J 19 ) = VT ln N J 12
(1.18)
经过分压网路发大后和 VBE11 叠加后产生 VREF: R19 + R 20 + R 21 V REF = VT ln N + VBE11 R21 在室温(25o C)下, ∂V BE VBE − (3 + m)VT − E g / q = ≈ −2 mV / ° K ∂T T
( 1.19 )
( 1.20 )
∂∆VBE k = ln N ≈ +0.2mV / ° K ∂T q
(1.21)
若要在 25o C 实现温度系数为零,则要求 R19 + R20 + R 21 ≈ 10 R21 即
R19 + R20 = 9R 21
3) I BIAS 2 = VREF − VBEQ3 RR 8
I BIAS = I 1 =
∆VBE VT ln 2 = Rnew1 Rnew1
(1.14) 在室温下,VT =0.026V
I BIAS = 0.018 A Rnew1
2) 当考虑沟道长度调制效应
I 1 = K 7 [VG 7 − (VDD − I 1R12 ) − VTH 7 ] 2 [1 + λ (VG 7 − (VDD − I 1 R12 )]
(1.15)
I 2 = K8 [VG 8 − (V DD − I 2 R13 ) − VTH 8 ] 2 [1 + λ (VBEQ25 + I 2 R14 − VDD + I 2 R13 )] (1.16)

基于数字修调技术带隙基准电压源的设计

基于数字修调技术带隙基准电压源的设计

基于数字修调技术带隙基准电压源的设计付英;刘斌【摘要】In different process corners of the same process, output voltage of bandgap reference will have a large change.In order to reduce the affect induced by the process corners change, digital trimming technology is introduced, which trims the resistance that influences the output voltage of bandgap reference to ensure that the voltage reference of different process corners can be adjusted to the ideal value by trimming.Simulation result based on HHNEC 0.35μm BCD process indicate s that the temperature coefficient of the trimmed bandgap refer-ence is 6 ppm/℃in various technique corners, ranging from -40 ℃to 85 ℃.%带隙基准电压源在同一工艺的不同工艺角下,基准源的输出电压会有很大的变化.为了减少工艺角变化的影响,引入数字修调技术,对影响带隙输出基准电压的电阻阻值进行修调,以保证不同工艺角下的电压基准值可以通过修调调回理想值.基于华虹NEC 0.35μm BCD工艺的仿真结果表明,修调后的带隙基准源在-40℃~85℃范围内,各工艺角下基准电压的温度系数均小于6 ppm/℃.【期刊名称】《渤海大学学报(自然科学版)》【年(卷),期】2014(000)004【总页数】6页(P325-329,384)【关键词】带隙基准;工艺角;数字修调;温度系数【作者】付英;刘斌【作者单位】武夷学院机电工程学院,福建武夷山 354300;沈阳工业大学信息学院,辽宁沈阳110870【正文语种】中文【中图分类】TN4330 引言在模拟集成电路和混合集成电路的设计中,基准源是十分常见同时又是非常重要的基本组成模块〔1-2〕. 通常用带隙的结构来构成基准电压源,因为其具有低温度系数、高精度、低噪声等优点〔3〕,因而广泛应用于电压调整器、数据转换器(A/D, D/A)、集成传感器、放大器等,以及单独作为精密的电压基准件,低温漂等许多微功耗运放. 通过设计发现,带隙基准电压源的具体性能指标与其所选择的实现工艺是密不可分的. 由于工艺偏差,即使在同一晶圆上的芯片,在不同位置的器件属性会有所不同,会有FF、SS、TT、FS、SF的情形,表现出来的特性除了阈值电压不一样以外,还有其他一些参数会有所不同,在设计阶段使其在各种工艺角下都能正常工作,这样才能使最后的芯片可靠. 所以同一种带隙基准源的电路结构未必在每种工艺下都能达到很好的性能指标. 本文设计的这种带隙基准电压源基于数字修调技术,具有应用的普遍性,在不同的工艺中,通过修调分别可以达到期望的性能指标. 基于华虹NEC 0.35 BCD工艺,通过仿真,得出其温度系数在6 ppm/℃之内.1 2.5V带隙基准电压源的电路结构典型的带隙基准源是利用二极管的正向电压具有负温度系数,热电压具有正温度系数,二者相叠加理论上可得零温度系数的原理来设计的电路〔4〕. 图1所示电路是在典型Brokaw电路结构的基础上设计的2.5 V带隙基准电压源的电路结构.图1中,在认为流入放大器A的两端电流相等并忽略晶体管基极电流的情况下,可以认为流过NPN晶体管Q1和Q2集电极的电流相等,则有VB=Vbe1+IR3+2IR4(1)图1 2.5 V带隙基准电路原理图又IR3=VR3是一个PTAT电压,其表达式为:(2)(3)(4)最后有(5)式(5)中的总括号内,Vbe1可以视为二极管的正向电压,具有负温度系数,右半部分具有正温度系数,调整R4与R3的比例使VB=1.25 V左右,同时让正负温度系数抵消即可得到与温度无关的基准电压,若R5=R6,则VREF=2.5 V. 从公式看,VREF的大小与电阻R3和R4、R5和R6的比例有关,且基准电压似乎只与电阻的比例有关,但实际情况并非如此. 推导过程中的假设只是近似成立,在不同的工艺角下,晶体管的直流放大倍数β值变化很大,基极电流变化也很大,导致“零温度系数点”在较大范围移动,最后的VREF值也有很大的变化.基于HHNEC工艺,通过对该电路仿真得,在-40 ℃~85 ℃的温度范围内,其电压基准的变化范围是2.48 V~2.52 V,通过计算得知温度系数为128 ppm/℃.2 带有数字修调的带隙基准电压源的设计图1所示的电路结构的带隙基准电压源最终的温度系数为128 ppm/℃,为了降低其温度系数,引入数字修调技术来调节图1中电阻R4和R6的阻值,从而改变R3与R4,R5与R6的比例,进而调节VREF的大小. 之所以选择R4和R6是因为这两个电阻的一个公共端接地电位,有利于数字电位器的加入. 数字修调方法的最大优点就是在各个工艺角下都可以进行调节,从而得到想要的基准电压,普遍性强,适用于各种工艺.2.1 数字电位器的设计数字电位器的设计是数字修调的基础,只有设计出合理的电阻或电容修调网络,才可以使得修调能够顺利并且最简地进行下去〔5〕. 本文设计的是带隙基准电压源,所以下面以数字电位器为例给出一种设计方法. 可以根据需要修调电阻的大小,给出控制开关的个数,如图2所示,共用到3个开关,可以控制的电阻范围是7KΩ~14 KΩ,分辨率是1 KΩ,如果用4个开关的话,则可以控制的电阻范围变为是15 KΩ~30 KΩ,分辨率仍为1 KΩ.图2 7 KΩ~14 KΩ粗调数字电位器在粗调电位器的基础上,设计一个电阻总阻值为1 KΩ,分辨率为125 Ω的细调电位器,如图3所示,共用到8个数字开关,此开关用NMOS管来设计.图3 细调数字电位器在图1的基础上,加入数字电位器后如图4所示,将图1中的R4和R6的阻值,通过数字电位器来进行调节,以满足各个工艺角下的带隙基准输出要求.图4 增加数字修调的带隙基准电路原理图图4中所示的数字电位器是由图2的粗调电位器和图3的细调电位器组成的,共用到11个开关. 为了节省开关,在细调电位器部分设计了一个3~8译码器,将细调部分的8个开关转换为译码器的3个输入信号,所以最终一共用到了6个数字开关.具体的电路设计如图5所示.图5 数字电位器原理图2.2 带隙基准电压源的具体电路实现本文设计的带隙基准电压源的具体实现如图6所示,主要由偏置电路,带隙基准产生电路和数字修调电位器组成. 偏置电路里面包含有启动电路和为带隙基准提供的偏置电路.图6 带数字修调的带隙基准电压源电路3 仿真结果基于华虹NEC0.35 μm BCD工艺模型对图6电路进行仿真,得到各个工艺角下带隙基准电压源的温度扫描曲线如图7所示,可以看出经过数字修调后的基准电压的温度特性得到明显改善,最后带隙基准的输出电压能够达到的温度系数为6 ppm/℃.图7 2.5V带隙基准的仿真结果4 结论本文基于Brokaw带隙结构和数字修调技术的基本原理,设计了一种能够产生2.5 V的带隙基准电压源,此电压源的工艺条件宽,在不同的工艺中通过调节修调开关的组合,进而调节带隙基准的值. 通过仿真得出,所设计的带隙基准电压源的温度系数在各个工艺角下达到了6 ppm/℃,具体仿真数据如表1所示. 本文设计的带隙基准电压源具有温度系数低,工艺条件宽等特点,可以为系统提供稳恒的电压基准源.表1 带隙基准的仿真结果除电阻外工艺角电阻工艺角2.5 V基准(MIN)2.5 V基准(MAX)2.5 V带隙温度系数(ppm/℃)TTTT2.50232.50384.80MAX2.50222.50385.12MIN2.50212.50313.2 0FFTT2.50222.50385.12MAX2.50202.50375.44MIN2.50252.50384.16SSTT2.50212.50292.56MAX2.50222.50364.48MIN2.50212.50333.84【相关文献】〔1〕周家萍. 高精度集成电压基准源研究〔D〕. 贵阳:贵州大学, 2010.〔2〕盂波,邹雪城,孟超. 一种高性能CMOS基准电压源电路设计〔J〕. 微电子学与计算机,2003,(8):161-162.〔3〕闫志光. 低压低温度系数高电源抑制比的带隙基准源的设计〔D〕. 沈阳:辽宁大学, 2012. 〔4〕李新,洪婷,高加亭. 高精度低温度系数带隙基准电压源的设计〔J〕. 微处理机, 2009, 10(5):13-15.〔5〕XIN Xiao-ning, LUO Bing-yin. High precision low temperature coefficient current reference with resistor compensation〔C〕. ICNIA&ICCASM, Xia Men, 2011.。

0.18 μm CMOS带隙基准电压源的设计

0.18 μm CMOS带隙基准电压源的设计

0.18 μm CMOS 带隙基准电压源的设计本文提出了一种基于0.18 μm 标准CMOS 工艺的高性能带隙基准电压源的设计方法,输出基准电压0.6 V,输入电压范围为1.5 V~3 V,温度系数仅为5 ppm/℃,功耗为80 ?滋W.1 带隙基准技术基本原理基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。

基准电压源可广泛应用于高精度比较器、A/D 和D/A 转换器、随机动态存储器、闪存以及系统集成芯片中。

带隙基准电压源受电源电压变化的影响很小,它具备了高稳定度、低温漂、低噪声的主要优点。

其中,VT 具有正温度系数,VBE1 具有负温度系数,则输出VRef 的温度系数可以调整到接近零。

2 带隙基准源设计电路为了得到较低的输出电压,在两个晶体管支路上分别并联一个电阻,根据此原理,设计电路图[3]如图2 所示。

三个PMOS 管为同样宽长的MOS 管,均处于饱和工作状态,根据镜像原理有:由式(7)可以看出,调节R2/R1 与R2/R0 的值,就可以得到零温度系数的电压输出值。

虽然电阻本身也具有温度系数,但在此电路中,输出电压只与电阻之间的比值有关,所以电阻的温度系数对输出的影响很小。

3 运算放大器的设计以上推理仅适用于运算放大器工作在理想状态的情况,图2 电路的最主要部分就是运算放大器,运算效果的优劣决定着此基准电压源的效果。

根据电路的需求,设计的运放有较高的放大倍数、较低的功耗、较低的噪声,所以选用普通的两级运放即可,电路图如图3 所示。

图3 中PM0 和PM1 作为镜像电流源,将偏置电流4 μA 镜像给放大器使用,PM3 与PM4 作为运放的输入端,比使用NMOS 差分对得到更大的输入。

一种带隙基准电压源设计

一种带隙基准电压源设计
r fr n e At a t t e s h s l f x e i n a i l t n o s i esmu a in ee e c . s ,i g t t e r u t o p r l e s e me tl mu ai f p c i lt . s o P o Ke r s a d a e e e c  ̄e u n y c mp n a in;tmp r t r o f c e t s ie y wo d :b n g p rf r n e; q e c o e s t o e e a u e c ef i n ;P p c i
aV

流、 电压 模 块 。 以 也 要 求 这 些 值 更 加 精 准 。 别 是 与 温 度 关 所 特
系 很 小 的 电 压 、 电流 基 准 在 许 多 电路 应 用 中 是 必 不 可 少 的 ,

盟T l 一 盟 a n
… I T。 aT
() 5

因 为 大 多 数 工 艺 参 数 是 随 着 温 度 变 化 的 . 中对 折 叠 插 值 型 文 AD C系 统 中 的 基 准 源 单 元 展 开 了 专 门 的 研 究 【 通 过 P p e 1 ] , si c
Ab t a t T ev l g ee e c s r vd d h g - r c s n v l g rte oh r u ci n l d l so f r n e cr u t y tm. s r c : h o t e r fr n ei o i e i h p e ii o t ef t e n t a a p o a o h f o mo u e fr e e c i i s se e c
仿 真 。 计 一 款 基 于 带 隙 电压 参 考 源 。 设

基于LDO电压调整器的带隙基准电压源设计

基于LDO电压调整器的带隙基准电压源设计
高的电源抑制比, 其对抗电源变化和温度变化特性较好。 关键词 :带隙基准电压源;L O;C D MOS ;电压基准 ;电压调整器
中 图分类 号 :T 3 文献标 识码 : N4 2 A
Ba e on he LD O la e r g a o fde i n f s d t vo t g e ult ro sg o ba _ p o t g e e e e nd・ga v la e r f r nc _ ’
a p e i ee e c o tg o h D O , tI n f h e o u e ft e L O y t m e i . n t i p p r r cs r fr n e v l e f rt e L e a I s o e o e k y m d t l so D h s se d sg I h s a e , n

个单元模块, 带隙基准电压源为L DO提供一个精确的参考电压 , D 是L O系 标 准的C . m MOs 工艺实现。 为了提高电压抑制性, 采用了低压共源共栅 的电流镜结构, 并且在基准内部设 计了一个运算放大器, 合理的运放设计进一步提高了电源抑制性。 基于 C dne p c e ae c的Set 进行前仿真验证 , r 结果表明该带隙基准电压源具有较低的变化率 、 较小的温漂系数和较
c a g h r ce it so o d h n e c a a t r i fg o . sc
Ke wo d : a da frn e ot esuc ; DO; y r s g gpr ee c l g re L n e va o CMOS rfrn e ot ev l g x ao ;e e c l g ; ot e e tr e va a r
Ab ta t Dein o na pidv l g euao L sr c: s fa p l ot erg ltr( DO )t h a d a eee c ot esuc . l g g e a oteb n gprfrn ev l g o re Vot e a a
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

哈尔滨理工大学
软件学院
课程设计报告
课程大三学年设计
题目带隙基准电压源设计
专业集成电路设计与集成系统班级集成10-2 班
学生唐贝贝
学号**********
指导老师董长春
2013年6月28日
目录
一.课程设计题目描述和要求…………………………………………
二.课程设计报告内容…………………………………………………
2.1课程设计的计算过程………………………………………….
2.2带隙电压基准的基本原理…………………………………….
2.3指标的仿真验证结果………………………………………….
2.4 网表文件………………………………………………………
三.心得体会……………………………………………………………四.参考书目………………………………………………………….
一.课程设计题目描述和要求1.1电路原理图:
(1).带隙基准电路
(2).放大器电路
1.2设计指标
放大器:开环增益:大于70dB
相位裕量:大于60度
失调电压:小于1mV
带隙基准电路:温度系数小于10ppm/C ︒
1.3要求
1>手工计算出每个晶体管的宽长比。

通过仿真验证设计是否正确,是否满足指标的要求,保证每个晶体管的正常工作状态。

2>使用Hspice 工具得到电路相关参数仿真结果,包括:幅频和相频特性(低频增益,相位裕度,失调电压)等。

3>每个学生应该独立完成电路设计,设计指标比较开放,如果出现雷同按不及格处理。

4>完成课程设计报告的同时需要提交仿真文件,包括所有仿真电路的网表,仿真结果。

5>相关问题参考教材第六章,仿真问题请查看HSPICE 手册。

二. 课程设计报告内容
由于原电路中增加了两个BJT 管,所以Vref 需要再加上一个Vbe ,导致最后结果为(ln )8.6M n β⨯⨯≈,最后Vref 大概为1.2V ,且电路具有较大的电流,可以驱动较大的负载。

2.1课程设计的计算过程
1> M8,M9,M10,M11,M12,M13宽长比的计算
设Im8=Im9=20uA (W/L)8=(W/L)9=20uA
为了满足调零电阻的匹配要求,必须有Vgs13=Vgs6
->因此还必须满足(W/L)13=(Im8/I6)*(W/L)6
即(W/L)13/(W/L)6=(W/L)9/(W/L)7 取(W/L)13=27
取(W/L)10=(W/L)11=(W/L)13=27
因为偏置电路存在整反馈,环路增益经计算可得为1/(gm13*Rb),若使环路
增益小于1,知(W/L)12/(W/L)13 > 4 故取(W/L)12=4*(W/L)13=107
2>取CL=2pf
3>为了满足60DB 的相位裕度的要求:
Cc > 0.22CL=0.44pf 由于设计需求取Cc=4pf
4>为了版图中的对称性去I5=53uA ,I6=107uA
5>单位增益带宽11MHz
UGB=gm1/Cc=11MHz*2π
又gm6/CL=2.2*UGB=24MHz*2π
计算得gm1=44us gm6=48us 取gm1=69us gm6=55us
6>为了消去零点,即将零点移至无穷远处,则调零电阻满足以下公式:
gm6*R2=1 得 R2 = 1.44k
7>M1与M6宽长比的计算
由gm1=[2Kp(W/L)1*I1]^0.5 取(W/L)2=(W/L)1=20
由gm6=[2Kn(W/L)6*I6] ^0.5 取(W/L)6=107
8>M3,M4,M5,M7宽长比的计算
假设过驱动电压V ov=0.2v
I3=I4=0.5Kn (W/L )V ov*V ov 取(W/L)3=(W/L)4=27
由偏置电流源与电流的比例关系得:(W/L)5=53 (W/L)7=107
9>由Vgs13=Vgs12+Im8*Rs Vgs=错误!未找到引用源。

得Rs=3.2k
2.2带隙电压基准的基本原理
带隙电压基准的基本原理: 0V V T T
αβ+-∂∂⋅+=∂∂
基准电压表达式 : V+,V-的产生原理:
(1)利用了双极型晶体管的两个特性:
基极-发射极电压(VBE )电压与绝对温度成反比
在不同的集电极电流下,两个双极型晶体管的基极-发射极电压的差值(ΔVBE )与绝对温度成正比
(2)双极型晶体管构成了带隙电压基准的核心
负温度系数电压:
双极型晶体管,其集电极电流(IC )与基极-发射极电压(VBE )关系为 其中, 。

利用此公式推导得出VBE 电压的温度系数为
其中, 是硅的带隙能量。

当 REF V V V αβ+-
=⋅+⋅exp()
C S BE T I I V V =T V kT q =(4)BE T g BE V m V E q V T T
-+-∂=∂1.5m ≈- 1.12g
E eV =750BE V mV
≈300T K =
可得: (3)实现零温度系数的基准电压
利用上面的正,负温度系数的电压,可以设计一个零温度系数的基准电压。

有以下关系:
(ln )8.6M n β⨯⨯≈
(4)带隙基准电路参数的设计
假设n=8,M=1。

M 为M5与M1234电流大小之比。

并设M1234宽长比为80/3。

则21
R R =4.13,假设R1=4K,R2=18.4K 。

经过调试得知不同大小的R2与R1会影响带隙基准的温度系数以及电路整体的电流大小,影响后续驱动负载能力,调试过程中会存在一定误差,例如18.4/4=4.6与计算结果有一定差距,但是仿真出的结果较好所以我们使用上述参数。

2.3指标的仿真验证结果
(1)放大器增益带和相位裕度的仿真
放大器的增益是104.54DB;单位增益带宽是5.9474M;相位裕度是62.141度
1.5BE V T mV C
∂∂≈-︒(ln )REF BE T
V V V n αβ=⨯+⨯
(2)失调电压
失调电压为V os=0V (3)带隙基准准度
温度系数TCf 是
*REF
V T V ∆∆=800u[(100*(1.2109+1.2105)/2)]=6.6ppm/C ︒ 2.4 网表文件
* source bandgap M1 g v- c vdd mp33 L=3u W=60u
M2 h v+ c vdd
mp33 L=3u W=60u M3 g g 0 0
mn33 L=3u W=80u M4 h g 0 0
mn33 L=3u W=80u M5 c d vdd vdd mp33 L=3u W=160u
M6 VOUT h 0 0 mn33 L=3u W=320u
M7 VOUT d vdd vdd mp33 L=3u w=320u
M8 d d vdd vdd mp33 L=3u W=80u
M9 a d vdd vdd mp33 L=3u W=80u
M10 d a f 0 m n33 L=3u W=80u
M11 a a b 0 m n33 L=3u W=80u
M12 f b k 0 m n33 L=3u w=320u
M13 b b 0 0
mn33 L=3u W=80u
R_R2 h m 1.44k
Cc VOUT m 4p
CL m VOUT 2p
Rs 0 k 3.2k
*///////////////Bandgap/////////////////
mp1 Q2ae vout vdd vdd mp33 W=90u L=3u
mp2 v- vout vdd vdd mp33 W=90u L=3u
mp3 Q1ae vout vdd vdd mp33 W=90u L=3u
mp4 v+ vout vdd vdd mp33 W=90u L=3u
mp5 vref vout vdd vdd mp33 W=90u L=3u
Q2a 0 0 Q2ae qvp10
Q2b 0 Q2ae v- qvp10
Q1a 0 0 Q1ae qvp10 m=8
Q1b 0 Q1ae Q1be qvp10 m=8
Q3 0 0 q3e qvp10
R1 v+ Q1be 4k
R2 Vref q3e 18.4k
*/////////////////////////////////////
vdd vdd 0 3.3v
.lib 'c:/lib/hm3524m020025v132.lib' tt
.lib 'c:/lib/hm3524m020025v132.lib' biptypical
.plot v(Vref)
.op
.dc temp -20 80 1 *sweep x 18.2k 18.6k 0.01k
.end
三.心得体会
通过学年设计发现跟多自己的不足,该设计更多是在老师和组员的帮助下完成,在模拟设计方面还有很多的路要走,还有很多的只是要学,很多的不足仍需改进。

大学的课程虽然临近结束,可是在接下来的一年的学习不会停止,而且跟多的是靠自己。

四.参考书目
<1>.CMOS模拟集成电路设计(第二版)Phillip E.Allen Douglas R.Holberg著冯军李智群译王志功审校。

相关文档
最新文档