数字电路触发器详解
数字电路实验报告触发器
一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。
它有两个稳定的状态：SET（置位）和RESET（复位）。
触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。
（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。
2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。
（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。
3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电路--触发器原理
2、CP＝1时跟随，下降沿到来时才锁存， 锁存的内容是CP下降沿瞬间D的值。
D (b) CP 符号
(二)工作原理：
(a)
将S=D、R=D代入同步SR触发器的特性方程，得D锁存器的特性方程：
Q* S RQ = D+ DQ = D
CP=1期间有效
第五章
• §5.1 概述
• §5.2 SR 锁存器ne NhomakorabeatQ
0
1
Q
S
R
Q 0
1
& &
0
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成0状态，这种情况称将锁存器置0或复位。 R端称为置0端或复位端。
ok
Q
1
0
Q
S 1
R 0
Q 0 1
&
&
0
1
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成1状态，这种情况称将锁存器置1或置位。
Q* Q
Q* 0
保持 置0 置1
特 性 表
0 0 1 1 1 1
Q* 1
Q* Q
翻转
主要特点
①主从JK触发器采用主从控制结构，从根本上解决了输入信号直 接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来 时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号
数字电路触发器
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
触发器Flip-Flops和时序电路
组合逻辑电路组成，能够将输入信号向左或向右移动指定的位数。
时序电路的应用
数字逻辑控制
时序电路在数字逻辑控制中有着 广泛的应用，例如在计算机、数 字交换机、数控机床等设备中， 都需要使用时序电路来实现数字
逻辑控制。
通信技术
在通信技术中，时序电路被广泛 应用于数字信号处理、调制解调、
信道编码等领域。
自动控制
寄存器
寄存器是一种常见的触发器与时序电 路的组合，它由多个触发器组成，用 于存储二进制数据。
计数器
计数器是一种能够自动计数输入脉冲 个数的时序电路，它由多个触发器和 门电路组成。
05 触发器Flip-flops和时序 电路的优化与挑战
触发器Flip-flops的优化策略
减少功耗
通过降低时钟频率、使用低功耗设计 和工艺、以及优化时钟网络来降低功 耗。
触发器Flip-flops是数字逻辑电路 中的基本存储单元，用于存储二进 制状态（0或1）。
工作原理
触发器Flip-flops采用双稳态电路 ，通过时钟信号控制数据输入和 输出，实现状态的存储和切换。
触发器Flip-flops的类型
01
02
03
JK触发器
具有置0、置1、翻转和保 持四种功能，通过改变时 钟信号的相位实现不同操 作。
提高速度
通过优化触发器的结构、减少内部延 迟和传播延迟，以及采用更快的时钟 源来提高速度。
减小面积
通过优化设计、采用更小的单元尺寸 和更高效的布局布线技术来减小面积。
提高可靠性
通过采用冗余设计、错误检测和纠正 技术以及容错逻辑来提高可靠性。
时序电路的优化策略
优化时钟网络
通过减少时钟源的数量、降低时钟频率、 优化时钟分布和减少时钟偏斜来优化时钟
数字电路触发器
时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态，并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况，如电源电压波动、 时钟信号抖动等，以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号， 观察触发器的输出状态，验证其 功能正确性。
平时，输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器，具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时，T触发器的输出状态会 翻转；在时钟信号的下降沿时，T'触发器的输出状态会翻转。如果T为高电平，则T触发器的输出状态 会一直保持高电平；如果T为低电平，则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器，只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时，D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平，则Q为高电平，Q'为低电平；如果D为低电平，则Q为低电平，Q'为高电 平。
02
存储功能
触发器能够存储二进制信息，并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端，分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03
触发器与时钟信号
触发器与时钟信号触发器和时钟信号是数字电路中非常重要的组成部分。
触发器用于存储和传输数据，而时钟信号则用于同步和控制触发器的操作。
本文将介绍触发器的工作原理和不同类型，以及时钟信号的作用和应用。
一、触发器的工作原理和类型触发器是一种能够存储和传输数据的数字电路元件。
它的状态可以保持在1或0，直到有外部信号触发改变。
触发器通常由几个逻辑门构成，如与门、或门和非门。
触发器可以分为多种类型，其中最常见的是D触发器、JK触发器和SR触发器。
1. D触发器：D触发器是最简单的一种触发器，它只有一个数据输入D和一个时钟信号输入CLK。
当时钟信号发生变化时，D触发器会将当前的数据输入存储在输出端。
D触发器常用于存储数据和时序控制电路。
2. JK触发器：JK触发器可以看作是对SR触发器的改进。
它有两个数据输入J和K，以及一个时钟信号输入。
JK触发器可以在特定的时钟边沿根据输入信号设置或复位输出。
它是非常常用的触发器类型，可以用于计数器、频率分频和状态机等应用。
3. SR触发器：SR触发器使用两个数据输入S和R，以及一个时钟信号输入。
它的输出状态可以由输入信号的组合情况来决定，但需要避免不稳定状态。
SR触发器在某些特定的应用中会被使用，但在大多数情况下，JK触发器更常见。
二、时钟信号的作用和应用时钟信号在数字电路中起着非常重要的作用，它提供了电路中各个触发器的同步和控制。
时钟信号通常以特定的频率产生，并且在整个电路中传输，使得各个触发器在同一时刻进行操作，保证数据的一致性和准确性。
时钟信号可以应用于各种数字电路中，包括计算机、通信系统、显示器等。
它可以用于控制数据的传输、触发存储器的读写操作、同步各个子系统之间的工作等。
除了同步和控制作用之外，时钟信号还可以用于测量和调整电路的工作频率。
通过调整时钟信号的频率和占空比，可以实现对电路性能和功耗的优化。
三、触发器与时钟信号的应用举例触发器和时钟信号在实际应用中有许多重要的用途。
数字电路(第四章触发器)
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触Fl发ip器- F是lo构p，成简时写序为逻辑FF电，路又的称基双本稳单态元触电发路器。。
本章的重点:
1.各种电路结构的触发器所具有的特点； 2.触发器逻辑功能的分类和触发器逻辑功能的描述方法。 3.要注意区分触发器的电路结构和逻辑功能这两个不同的 概念。
精选课件
3
5.1 概述
广东工业大学 自动化学院
一、触发器的特点
(1)有两个稳定状态(简称稳态)，用来表示逻辑 0 和 1。
一个触发器可存储 1 位二进制数码 (2)在输入信号作用下，触发器的两个稳定状态可相互转换
(称为状态的翻转)。 (3)输入信号消失后，新状态可长期保持下来，具有记忆功能。
精选课件
4
5.1 概述
广东工业大学 自动化学院
二、触发器的分类
输入没有小圆圈 表示高电平有效
精选课件
12
广东工业大学 自动化学院
5.2 SR锁存器
2. 用与非门组成的锁存器 • 特性表（或功能表） • 电路组成
精选课件
13
广东工业大学 自动化学院
5.2 SR锁存器
• 图形（逻辑）符号
置位端或置1输入端
复位端或置0输入端
输入有小圆圈 表示低电平有效
精选课件
14
Clock 是一串周期和脉宽 一定的矩形脉冲。
具有时钟脉冲控制的触发器统称为时钟触发器， 又称钟控触发器。
电平触发器（也称同步触发器）是其中最简
单的一种。
精选课件
20
广东工业大学 自动化学院
广东工业大学 自动化学院
5.2 SR锁存器
[例] 设下图中触发器波初形始分状析态举为例0，试对应输入波形
画出 Q 和 Q' 的波形。
保持
R'D R
Q R'D
S'D S
Q' S'D
保持 置 0 置 1 置0
初输态入为有0小，圆故圈保持为 0。
表解示：低电平有效
Q
Q' 精选课件
15
广东工业大学 自动化学院
锁存器---不需要触发信号，由输入信号直接完成置0或置1 操作。
触发器---需要一个触发信号（称为时钟信号CLOCK)，只有 触发信号有效时，才按输入信号完成置0或置1操作。
精选课件
6
广东工业大学 自动化学院
5.2 SR锁存器
一、电路结构与工作原理
1. 用或非门组成ቤተ መጻሕፍቲ ባይዱ锁存器 • 电路组成
Q和Q′为互补输出端 ，正常工作时，它们的 输出状态相反。通常用 Q的状态表示触发器的 状态，即:
《数字电子技术基础》教学课件
第5章 触发器
精选课件
1
目录
广东工业大学 自动化学院
53.1
概述
5.2
SR锁存器
53.3
电平触发的触发器
5.4
脉冲触发的触发器
53.5
边沿触发的触发器
5.6 触发器的逻辑功能及其描述方法
精选课件
2
5.1 概述
广东工业大学 自动化学院
在各种复杂的数字电路中不但需要对二值信号进行数 值运算和逻辑运算，还经常需要将运算结果保存下来。为 此，需要使用具有记忆功能的基本逻辑单元。能够存储1 位二值信号的基本单元电路统称为触发器。
01 Q＝0
Q＝1
锁存器为“0” 态
精选课件
8
广东工业大学 自动化学院
5.2 SR锁存器
• 工作原理
C . RD＝0，SD＝0时
0
10
10
01
10
• 若Q = 0
Q＝0
Q＝1
• 若Q = 1
Q＝1
Q＝0
锁存器为“0” 态
锁存器为“1” 态
0
锁存器的状态保持不变
精选课件
9
广东工业大学 自动化学院
5.2 SR锁存器
触发器次态与输入信号和电路原有状态之 间关系的真值表。
保持
次态 指触发器在输入信号变化后的状态，用 Q* 表示。 清“0”
现态 指触发器在输入信号变化前的状态，用 Q 表示。
置“1” 精选课不件 允许
SR锁存器存在约 束条件。
11
广东工业大学 自动化学院
5.2 SR锁存器
• 图形（逻辑）符号
置位端或置1输入端 复位端或置0输入端
• 工作原理
d . RD＝1，SD＝1时
Q＝0
Q＝0
“禁止”态
01
• Q和Q'违背互补输出的条件。
10
10
• 当RD和SD同时去掉高电平 加低电平时
输出状态不定
10
10
不允许输入RD = SD = 1的信号
01
即SR锁存器存在约束条件。
精选课件
10
广东工业大学 自动化学院
5.2 SR锁存器
• 特性表（或功能表）
16
广东工业大学 自动化学院
5.2 SR锁存器
二、动作特点
直接控制：输入信号直接加在输出门上，在输入 信号全部作用时间内，都能直接改变输出端的状 态（即只要有输入信号，就能作用于电路)。故又 称该电路为直接复位、置位锁存器。
精选课件
17
广东工业大学 自动化学院
5.2 SR锁存器
三、应用举例
利用SR锁存器的记忆功能可消除机械开关振 动引起的干扰脉冲。
信号输 入端
Q = 0，Q′ = 1时，称为 触发器的“0”态。
互补输
出端
精选课件
Q = 1，Q′ = 0时，称为 触发器的“1”态。
7
广东工业大学 自动化学院
5.2 SR锁存器
• 工作原理
10 0 0 10
a . RD＝0，SD＝1时
Q＝1
Q＝0
锁存器为“1” 态
10
b . RD＝1，SD＝0时
5.2 SR锁存器
S'D
R'D
Q 保0持 Q'
1
假设Q的初态为 0，试对应输入波形画 出 Q 和 Q' 的波形。
结论：不允许在两个输入端 保持 保持 同时加输入信号:
00 1 00
01
a、信号同时存在时， 两输出端均为高电平；
1 0 1 01
00
b、信号同时撤消时， Q的状态无法确定；
精选课件
c、信号分时撤消时， Q的状态由输入决定。
干扰 脉冲
开关由断开变至
稳定闭合的uo波形
精选课件
18
广东工业大学 自动化学院
5.2 SR锁存器
SD’
B有0
就置0
RD’
A有0 就置1
开关切 换到A
精选课件
开关切 换到B
19
广东工业大学 自动化学院
5.3 电平触发的触发器
在数字系统中，为协调各部分的动作，常常要求某些 触发器在同一时刻动作（即改变状态，也称为翻转），这 就要求有一个同步信号来控制，这个控制信号叫做时钟信 号（Clock），简称时钟，用CLK表示。
1. 按触发方式分
电平触发
脉冲触发
边沿触发
2. 按逻辑功能分
SR 触发器 D 触发器 JK 触发器 T 触发器
三、触发器逻辑功能的描述方法
主要有特性表、特性方程、驱动表(激励表)、状态 转换图（状态图）和波形图(时序图)等。
精选课件
5
广东工业大学 自动化学院
5.2 SR锁存器
SR（Set-Reset）锁存器（又叫基本RS触发器）是各种 触发器构成的基本部件，也是最简单的一种触发器。