8位CISC计算机设计
CISC与RISC
CISC与RISC复杂指令集计算机(CISC)长期以来，计算机性能的提高往往是通过增加硬件的复杂性来获得。
随着集成电路技术，特别是VLSI（超大规模集成电路）技术的迅速发展，为了软件编程方便和提高程序的运行速度，硬件工程师采用的办法是不断增加可实现复杂功能的指令和多种灵活的编址方式。
甚至某些指令可支持高级语言语句归类后的复杂操作。
至使硬件越来越复杂，造价也相应提高。
为实现复杂操作，微处理器除向程序员提供类似各种寄存器和机器指令功能外，还通过存于只读存贮器(ROM)中的微程序来实现其极强的功能，处理器在分析每一条指令之后执行一系列初级指令运算来完成所需的功能，这种设计的型式被称为复杂指令集计算机(Complex Instruction Set Computer-CISC)结构。
一般CISC计算机所含的指令数目至少300条以上，有的甚至超过500条。
精简指令集计算机(RISC)采用复杂指令系统的计算机有着较强的处理高级语言的能力。
这对提高计算机的性能是有益的。
当计算机的设计沿着这条道路发展时，有些人没有随波逐流，他们回过头去看一看过去走过的道路，开始怀疑这种传统的做法。
IBM公司设在纽约Yorktown的JhomasI.Wason研究中心于1975年组织力量研究指令系统的合理性问题。
因为当时已感到，日趋庞杂的指令系统不但不易实现，而且还可能降低系统性能。
1979年以帕特逊教授为首的一批科学家也开始在美国加州大学伯克莱分校开展这一研究。
结果表明，CISC存在许多缺点。
首先，在这种计算机中，各种指令的使用率相差悬殊。
一个典型程序的运算过程所使用的80％指令。
只占一个处理器指令系统的20％。
事实上最频繁使用的指令是取、存和加这些最简单的指令。
这样-来，长期致力于复杂指令系统的设计，实际上是在设计一种难得在实践中用得上的指令系统的处理器。
同时，复杂的指令系统必然带来结构的复杂性。
这不但增加了设计的时间与成本还容易造成设计失误。
计算机系统结构课后答案chap2-answer
第二章计算机指令集结构设计名词解释1.堆栈型机器——CPU中存储操作数的单元是堆栈的机器。
2.累加型机器——CPU中存储操作数的单元是累加器的机器。
3.通用寄存器型机器——CPU中存储操作数的单元是通用寄存器的机器。
4.CISC——复杂指令集计算机。
5.RISC——精简指令集计算机。
@2.2堆栈型机器、累加器型机器和通用寄存器型机器各有什么优缺点2.3常见的三种通用寄存器型机器的优缺点各有哪些指令集结构设计所涉及的内容有哪些(1)指令集功能设计：主要有RISC和CISC两种技术发展方向；(2)寻址方式的设计：设置寻址方式可以通过对基准程序进行测试统计，察看各种寻址方式的使用频度，根据适用频度设置相应必要的寻址方式；(3)操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有，浮点数据类型（可以采用IEEE 754标准）、整型数据类型（8位、16位、32位的表示方法）、字符型（8位）、十进制数据类型（压缩十进制和非压缩十进制数据表示）等等。
(4)寻址方式的表示：可以将寻址方式编码与操作码中，也可将寻址方式作为一个单独的域来表示。
(5)（(6)指令集格式的设计：有固定长度编码方式、可变长编码方式和混合编码方式三种选择。
简述CISC计算机结构指令集功能设计的主要目标。
从当前的计算机技术观点来看，CISC结构有什么缺点CISC结构追求的目标是强化指令功能，减少程序的指令条数，以达到提高性能的目的。
从目前的计算机技术观点来看，CISC结构存在以下几个缺点：(1)在CISC结构的指令系统中，各种指令的使用频率相差悬殊。
(2)CISC结构的指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。
(3)CISC结构的指令系统的复杂性给VLSI设计带来了很大负担，不利于单片集成。
(4)CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。
(5)^(6)在结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构技术（如流水技术）来提高系统的性能。
课件：软件工程--05指令系统
5. 输入输出
入
端口地址
CPU 的寄存器
如 IN AL, n IN AX, n IN AL, DX IN AX, DX
出 CPU 的寄存器
端口地址
如 OUT n, AL OUT n, AX OUT DX, AL OUT DX, AX
五、操作码编码
操作码的编码有两种方式 - Fixed Length Opcodes (定长操作码法) - Expanding Opcodes (扩展操作码编法)
ADD D + ( N -1 ) DIV # N STA ANS 共 N + 2 条指令
LDA # 0 LDX # 0 M ADD X, D INX CPX # N BNE M DIV # N STA ANS 共 8 条指令
X 为变址寄存器 D 为形式地址 (X) +1 X (X) 和 #N 比较 结果不为零则转
10. 堆栈寻址
(1) 堆栈的特点 硬堆栈
堆栈 软堆栈
多个寄存器 指定的存储空间
先进后出（一个入出口） 栈顶地址 由 SP 指出
进栈 （SP）– 1 SP 出栈 （SP）+ 1 SP
SP
1FFFH 2000 H
12F0F0F0 H
–1
进栈
栈顶 栈顶
SP
1FFFH 2000 H
12F0F00F HH
无条件转移；……
二、操作数类型
地址
无符号整数
数字 定点数、浮点数、十进制数 位、位串、字符和字符串 ASCII 逻辑数 逻辑运算
三、寻址方式
确定 本条指令 的 操作数地址
数据寻址
下一条 欲执行 指令 的 指令地址 指令寻址 • 指令的寻址——简单
cisc risc vliw 通俗理解 指令系统划分
cisc risc vliw 通俗理解指令系统划分计算机指令系统是计算机硬件能够识别和执行的一组指令，它是计算机软件和硬件之间的接口。
指令系统的设计直接影响到计算机的性能、功能和成本。
根据指令系统的特点，可以将指令系统划分为CISC（Complex Instruction Set Computing，复杂指令集计算）、RISC（Reduced Instruction Set Computing，精简指令集计算）和VLIW（Very Long Instruction Word，超长指令字）三种类型。
1. CISC（复杂指令集计算）CISC是一种早期的指令系统设计方法，其主要特点是指令长度不固定，一条指令可以完成多个操作。
CISC指令系统中的指令通常包括数据操作、逻辑操作、控制转移等多种功能。
这种设计使得程序员可以用较少的指令完成复杂的任务，提高了编程的灵活性。
然而，CISC指令系统的复杂性也带来了一些问题：- 指令长度不固定导致硬件设计的复杂度增加，降低了处理器的运行速度；- 由于一条指令可以完成多个操作，需要更多的时钟周期来执行，降低了处理器的性能；- 程序中存在大量复杂的指令，使得编译器难以优化代码，降低了程序的执行效率。
2. RISC（精简指令集计算）为了解决CISC指令系统中存在的问题，研究人员提出了RISC指令系统设计方法。
RISC的主要特点是指令长度固定，一条指令只完成一个基本操作。
这使得硬件设计变得简单，提高了处理器的运行速度和性能。
RISC指令系统中的指令主要包括数据操作、逻辑操作和控制转移等基本操作。
与CISC相比，RISC具有以下优点：- 指令长度固定，简化了硬件设计，提高了处理器的运行速度；- 一条指令只完成一个基本操作，减少了时钟周期的数量，提高了处理器的性能；- 程序中的基本操作较为简单，便于编译器优化代码，提高了程序的执行效率。
然而，RISC指令系统的局限性在于其编程灵活性较低，程序员需要使用较多的指令来完成复杂的任务。
计算机系统结构第2章
计算机系统结构第2章第⼆章指令系统第⼀节指令系统设计概述⼀、指令系统概述1、指令系统的设计、应⽤及实现(1)指令系统的设计*机器指令：计算机硬件实现的运算或操作的命令；第i 种格式：OP i A 1A 2编码⽰例：00110 000~111 000~111功能⽰例：A 1←(A 1)+(A 2)第j 种格式：OP j A 编码⽰例：10110 000~111功能⽰例：A←(A)+1*指令系统设计：定义所有机器指令的格式(含编码)。
*指令系统：所有机器指令的集合；第1种：第2种：…第n 种：OP 1A 1A 2OP 2A OP n A 1A 2…(2)指令系统的应⽤第i种指令应⽤⽰例a：00110 000 001 功能AH←(AH)+(AL)⽰例b：00110 011 000 功能BL←(BL)+(AH)应⽤程序⽰例：从主存地址为2000H开始的100个元素累加求和机器指令格式机器指令程序汇编程序1011wreg data 1011001001100100 CX←1001011100100000000 00100000LP：BX←2000H1011000000000000 AL←0 0000000w mod reg r/m 0000000100000111AL←AL+[BX] 01000reg 01000001 BX←BX+1 11100010 disp 11100010 11111000 LOOP LP*指令系统应⽤：按指令格式要求，根据应⽤需要、编写程序中的指令(即指令格式的实例)。
(3)指令系统的实现指令功能实现步骤—ID 对IR 的OP 译码，⽤输出信号控制某⼀部件⼯作；ID 对IR 的A 译码，⽤输出信号控制相关REG 的读/写；信号有效时间由时序部件及该指令功能实现步骤决定。
指令操作或运算—部件功能实现及数据传递等的组合。
*指令系统实现：按指令格式要求，⽤硬件实现指令功能。
*设计/应⽤实现三者关系：类似C 语⾔设计、⽤C 语⾔编程、C 语⾔编译及执⾏平台！☆指令系统的实质—软件与硬件之间的界⾯(“约定”)！指令译码器ID I OP A 内部总线CPU ID D 功能部件1功能部件n …寄存器1寄存器m…指令寄存器IR ：……存储总线MAR/MDR2、指令系统涉及内容(1)指令格式包含信息分析第i种指令格式：OP i A1A2②数据：(A1)=OP i⽀持类型的地址为A1的数据①操作：A1←(A1) OP i(A2) 或A 2←(A2) OP i(A1)硬件⽀持的数据类型(含数据长度)可存放数据部件类型、部件的编址⽅式部件中同⼀数据地址的表⽰⽅式(2)涉及内容*指令集结构：指令集总体框架，如存放部件、寄存器数量;*指令集功能：⽀持操作的类型；*数据表⽰：操作⽀持的数据类型、数据存储格式等。
CISC
编辑词条CISCCISC的英文全称为“Complex Instruction Set Computer”,即“复杂指令系统计算机”，从计算机诞生以来，人们一直沿用CISC指令集方式。
早期的桌面软件是按CISC 设计的，并一直沿续到现在。
目前，桌面计算机流行的x86体系结构即使用CISC。
微处理器（CPU）厂商一直在走CISC的发展道路，包括Intel、AMD，还有其他一些现在已经更名的厂商，如TI（德州仪器）、Cyrix以及VIA（威盛）等。
在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。
顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。
CISC架构的服务器主要以IA-32架构（Intel Architecture,英特尔架构）为主，而且多数为中低档服务器所采用。
CISC(复杂指令集计算机)和RISC(精简指令集计算机)是当前CPU的两种架构。
它们的区别在于不同的CPU设计理念和方法。
早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。
比如对于乘法运算，在CISC架构的CPU上，您可能需要这样一条指令：MUL ADDRA, ADDRB就可以将ADDRA和ADDRB中的数相乘并将结果储存在ADDRA中。
将ADDRA, ADDRB 中的数据读入寄存器，相乘和将结果写回内存的操作全部依赖于CPU中设计的逻辑来实现。
这种架构会增加CPU结构的复杂性和对CPU工艺的要求，但对于编译器的开发十分有利。
比如上面的例子，C程序中的a*=b就可以直接编译为一条乘法指令。
今天只有Intel及其兼容CPU还在使用CISC架构。
RISC架构要求软件来指定各个操作步骤。
上面的例子如果要在RISC架构上实现，将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作都必须由软件来实现，比如：MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A。
计算机系统结构作业答案
计算机系统结构计算机系统结构作业1第1章计算机系统结构的基本概念一、解释下列术语：计算机系统结构；计算机组成；计算机实现；透明性；系列机；软件兼容；兼容机；模拟；仿真；虚拟机；宿主机；Amdahl定律；CPI；MIPS；MFLOPS。
【答案】计算机系统结构、计算机组成和计算机实现是三个不同的概念。
系统结构定义为由程序设计者所看到的一个计算机系统的属性，即概念性结构和功能特性，这里的程序设计者所看到的计算机属性是指为机器语言或编译程序设计者所看到的计算机属性，是硬件子系统的概念性结构及其功能特性，它是计算机系统的软、硬件的界面。
计算机组成是计算机系统结构的逻辑实现，包括机器内部的数据流和控制流的组成以及逻辑设计等。
计算机实现是指计算机组成的物理实现。
透明性：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，成为透明性现象。
所谓系列机是指在一个厂家内生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。
不同公司厂家生产的具有相同系统结构的计算机称为兼容机。
软件兼容：在新的计算机系统出台后，原先已开发的软件仍能继续在升档换代的新型号机器上使用，这就是软件兼容。
系列机方法能够在具有相同系统结构的各种机器之间实现软件移植，为了实现软件在不同系统结构的机器之间的相互移植，可以采用模拟和仿真。
模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。
仿真是指用微程序直接解释另一种机器指令系统的方法。
虚拟机是被模拟的机器；宿主机是进行模拟的机器。
Amdahl 定律：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。
Fe=（改进前可改进部分占用的时间）/（改进前整个任务的执行时间） Se=（改进前可改进部分的执行时间）/（改进后改进部分的执行时间） 则，改进后整个系统加速比为ee e n S F F s /)1(1+-=。
体系结构试题及答案
一．名词解释计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
同构型多处理机系统：由多个同类型或至少担负同等功能的处理机组成，它们同时处理同一作业中能并行执行的多个任务。
堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。
累加器型机器：CPU 中存储操作数的单元是累加器的机器。
通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。
数据相关：考虑两条指令i和j，i在j的前面，如果下述条件之一成立，则称指令j与指令i数据相关：（1）指令j使用指令i产生的结果；（2）指令j与指令k数据相关，而指令k又与指令i数据相关。
定向：用来解决写后读冲突的。
在发生写后读相关的情况下，在计算结果尚未出来之前，后面等待使用该结果的指令并不见得是马上就要用该结果。
如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以避免停顿。
向量处理机：指令级并行：简称ILP。
是指指令之间存在的一种并行性，利用它，计算机可以并行执行两条或两条以上的指令。
指令的动态调度：是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。
是由硬件在程序实际运行时实施的。
指令的静态调度：是指依靠编译器对代码进行静态调度，以减少相关和冲突。
它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。
失效率：CPU访存时，在一级存储器中找不到所需信息的概率。
失效开销：CPU向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。
强制性失效：当第一次访问一个块时，该块不在Cache中，需要从下一级存储器中调入Cache，这就是强制性失效。
容量失效：如果程序在执行时，所需要的块不能全部调入Cache中，则当某些块被替换后又重新被访问，就会产生失效，这种失效就称作容量失效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
８位CIＳＣ计算机设计班级：0９电子信息工程C班学号：０91524*＊**姓名:＊＊*日期:2012年4月２6日一．实验目的1．深入理解基本模型计算机的功能、组成知识； 2．深入学习计算机各类典型指令的执行流程;3．学习微程序控制器的设计过程和相关技术,掌握LPM_RO Ｍ的配置方法。
4.在掌握部件单元电路实验的基础上,进一步将单元电路组成系统，构造一台基本模型计算机。
5.定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。
掌握微程序的设计方法,学会编写二进制微指令代码表。
6.通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。
二．实验原理1．在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在微过程控制下自动产生各部件单元控制信号，实现特定的功能。
实验中，计算机数据通路的控制将由微过程控制器来完成,C ＰU 从内存中取出一条机器指令到指令执行结束的一个指令周期,全部由微指令组成的序列来完成,即一条机器指令对应一个微程序。
２.指令格式 （１)指令格式采用寄存器直接寻址方式，其格式如下：其中，OP-CODE 为操作码，r ｓ为源寄存器，rd 为目的寄存器，并规定：其中IN 为单字长（８位二进制），其余为双字长指令,XX Ｈ 为addr 对应的十六进制地址码。
为了向R ＡM 中装入程序和数据,检查写入是否正确,并能启动程序执行，还必须设计三个控制台操作微程序。
8位CISC 计算机设计１,存储器读操作（KRD):下载实验程序后按总清除按键（CLR)后，控制台S ＷA 、SWB 为“0 ０”时，可对RAM 连续手动读入操作。
2,存储器写操作(KWE)：下载实验程序后按总清除按键（ＣLR ）后,控制台SW A 、SWB 为“0 1”时，可对R ＡM 连续手动写操作。
3、启动程序（RP):下载实验程序后按总清除按键(C ＬR)后,控制台SWA 、S ＷB 为“1 1”时，即可转入到微地址“01”号“取指令”微指令，启动程序运行。
根据以上要求设计数据通路框图,如图5-1所示。
表6-1 24位微代码定义:24 23 2２2１ ２ １4 １312 11 109８7 6543２1S3 S2 Ｓ1Ｓ０M Cn ＷＥA9 A8ABCｕA5u Ａ４ｕA ３ｕA2uA １uA ０表6－２ A 、B 、Ｃ各字段功能说明:A 字段B 字段 Ｃ字段1５ 14 13 选择 １21１ 1０ 选择 9 8 7 选择 0 ０ ０ 0 0 00 0 ０ 0 0 1 LDRi 0 ０1 RS-B 0 0 1 Ｐ（1） 0 1 0 L ＤDR1 0 １ 0 0 1 ０ 0 １ 1 LDD Ｒ2 ０ 1 １ 0 １ 11 0 0 L ＤIR 1 0 0１ ０ ０ Ｐ(4） 1 0 1 LOA Ｄ 1 ０1 ALU-B 1 0 1 LD ＡR 1 1 0 LDAR1１0 P Ｃ-Ｂ1 1 0 LDPC24位微代码中各信号的功能(1） uA5—ｕA0:微程序控制器的微地址输出信号，是下一条要执行的微指令的微地址。
（２) S ３、Ｓ2、Ｓｌ、S0:由微程序控制器输出的ALU 操作选择信号，以控制执行16种算术操作或16种逻辑操作中的某一种操作。
(3) M ：微程序控制输出的ＡLU 操作方式选择信号端。
Ｍ=0执行算术操作；M=l 执行逻辑操作。
(４） Cn ：微程序控制器输出的进位标志信号,C ｎ=0表示A ＬU 运算时最低位有进位，Cn=1则表示无进位。
(5）WE ：微程序控制器输出的RAM 控制信号。
当/C Ｅ＝0时,如WE=０为存储器读;如WE ＝1为存储器写。
(6) A9、A8——译码后产生CS0、ＣS1、CS2信号，分别作为ＳW_B 、RAM 、LE Ｄ的选通控制信号。
（7) A 字段（15、1４、13）——译码后产生与总线相连接的各单元的输入选通信号(见表6-1）。
(8) Ｂ字段（12、１1、１0）——译码后产生与总线相连接的各单元的输出选通信号。
(9) C 字段（9、8、7） ——译码后产生分支判断测试信号P （1)~Ｐ(4）和ＬD ＰＣ信号。
系统涉及到的微程序流程见图６-2。
当执行“取指令”微指令时，该微指令的判断测试字段为P （１)测试。
由于“取指令”微指令是所有微程序都使用的公用微指令,因此P(1)的测试结果出现多路分支(见图６－2左图)。
用指令寄存器的高4位(IR7-IR4)作为测试条件，出现5路分支，占用5个固定地址单元。
控制台操作为P(4)测试（见图6-2右图），它以控制台信号ＳW Ｂ、S ＷA 作为测试条件，出现了3路分支，占用3个固定微地址单元。
当分支微地址单元固定后，剩下的其它地方就可以一条微指令占用控制存储器的一个微地址单元,随意填SWB SWA 控制台指令0 ０ 1 ０ 1 １ 读内存（KRD)写内存(K ＷE ）启动程序（ＲP ）图6-1 数据通路框图写。
注意：微程序流程图上的微地址为8进制！当全部微程序设计完毕后，应将每条微指令代码化,表6－2即为图6-2的微程序流程图按微指令格式转化而成的“二进制微代码表”。
表6－2二进制微代码表微地址微指令S３S2S１Ｓ0ＭC N WA B C UA５—ＵＡ0ＥA9A８000100EＤ82 00０010 00Ｃ0３00Ｅ0０0 ０００1000400 B 00 0001０1 01Ａ１000 000１10９19Ａ1 1 0０0１0７0０Ｅ00D 1 1１0 11 11１00E D８3 000０１11２０0ＥD87 0０01111３０0E D8E ０0111014０0ＥD96 1 １ 1 1０0 1１600E0０F １1 1 1 11７0０ A 0 01010 12００1E D92 １1１１0210１ＥＤ9４ 1 1１0０２2０0Ａ00 01000023 1241101000 1２5070Ａ０00０00 1２6００D181 1 1 ０0 1 指令寄存器（IR）:指令寄存器用来保存当前正在执行的一条指令。
当执行一条指令时，先把它从内存取到缓冲寄存器中,然后再传送至指令寄存器。
指令划分为操作码和地址码段,由二进制数构成,为了执行任何给定的指令,必须对操作码进行测试“P(１)”，通过节拍脉冲T4的控制，以便识别所要求的操作。
指令译码器：根据指令中的操作码强置微控制器单元的微地址，使下一条微指令指向相应的微程序首地址。
图6-3 模型计算机电路原理图说明：1、指令ＩN为单字节指令,指令码:00，其功能是将输入口ＩN的数据送到寄存器R0;2、指令ADD [0ＡH]为双字节指令，指令码:100A，其功能是将Ｒ0中的数据加上ＲAM地址０AＨ中的数据(34Ｈ）;3、指令SＴA [０ＢH]为双字节指令，指令码:200B,其功能是将Ｒ0中的数据送到RAM的0ＢH地址单元中;4、指令OUＴ[０BH]为双字节指令,指令码:３0０B，其功能是将RＡM的0BＨ地址单元中的数据送到OUＴ输出口上；5、指令JＭP[1２Ｈ] 为双字节指令,指令码：401２,其功能是将其操作码下一地址单元（08H）的数据作为转跳地址。
三．ＣPＵ顶层文件CPＵ组成部件:时钟发生器；指令寄存器IＲ;算术逻辑运算单元ALU;数据寄存器；状态控制器;程序计数器PＣ;地址寄存器AR；微控制器;微指令译码器;微地址寄存器;微程序存储器ＲOＭ；地址寄存器RA Ｍ；三态门四.测试波形CPU部分波形仿真程序执行过程如下：STEＰ(１):Ｍ输入微指令018110，控制台执行P（４),进行“读/写/运行”功能判断SＴEP（2）：检测到SＷA、ＳWB=1１后，进入程序运行RP（11)方式。
STEP(３)：进入程序运行的流程,执行微地址为23的微指令0１8０01（十六进制），选通LＤAＲ,PＣ_B,LDPＣ,后续微地址ｕA 为0１(八进制)。
STEP(4):执行微地址为0１的M微指令01ED８２，执行的操作为PC→AＲ=００Ｈ，PC+1=0１H→PC，AＲ指向ＲAM存储器地址00H，后续微地址uＡ为０2。
STＥP(5)：执行微地址为0２的M微指令00C048，选通RAM，LDＩR，P(1），执行取指令操作，将RAM中的指令0０通过内部总线Bｕｓ,送指令寄存器IR：RＡM（00H)=00→ＢUS→ＩR=00H。
执行IN指令，目的寄存器为Ｒ0。
ＳTEP(6）:执行微地址为10的M微指令0０１001,执行的操作SW＿B打开，允许输入装置键盘SW的数据送往数据总线BUS;ＬDRｉ打开，允许向寄存器写数据,而指令编码为00，其中目标寄存器rd=０0指向R0,因此输入数据5６H送入寄存器R0,执行结果R0=5６H。
后续微地址uA为０1。
STEP(7)：同(4）,执行0１EＤ82，取指令操作：PC→AR=0１H,PC+1=02H,ＡＲ指向ＲAM存储器地址０1H，后续微地址0２。
ＳTＥP(８):执行微地址02的微指令０0C048，选通RAM,LＤIR，P(１),取指令，经分支判断P（1），读出地址为01Ｈ单元的内容10H，经BUS送到指令寄存器ＩＲ:RAＭ（01H）=1０Ｈ→BUS→ＩR＝１0H。
SＴEP（9):执行微地址为11的微指令0１ED８3,进入加法运算微程序。
选通LDAR,PC＿B，ＬDPC,通过间接寻址获得加法运算的另一个操作数，地址寄存器ＡR指向取数的间接地址:PC→AR＝02Ｈ,ＰC＋1=０3Ｈ,AR指向RAＭ的０2单元。
ＳTＥP（１0）:执行微地址为０3的微指令0０E004,选通LＤAR，RAＭ，ＲAM＿Ｂ为高电平，Rａm的（02）单元的内容通过BUＳ送AR，取数地址(AR）＝０AＨ,即要从ＲAM的(0AH）单元取操作数：ＲＡM(02)=０AH→ＢUS→AR=0AH。
STEＰ(1１)：执行微地址为0４的微指令00Ｂ005,选通LDDR2,RＡＭ，RAM_B仍然为高电平,Ｒａｍ的（0AＨ)单元的内容３４H送到ＢUS，此时ＬＤDＲ2为高电平,BＵS上的数据就送给了DR2,执行结果:RＡM（０ＡＨ)=34H→BUS→DR2=34Ｈ。
SＴEP(12）：执行微地址为05的微指令０1A２０6,选通LDDＲ1,ＲＳ_B，将Ｒ0的数据送DR1。
Ｒ0_Ｂ＝1，允许R0的内容5６H送往BＵS，此时LDDR1为高电平，BUS上的数据５６H写入ＡLU的数据缓冲器ＤR1,执行结果：(R０)＝56Ｈ→BUＳ→ＤR1＝56H。
STEP(1３）:执行微地址为06的微指令919A０1，选择ALU的加法功能，选通LＤRi,AR,完成加法运算:（DＲ1)＋(ＤR２) →R0,56H+3４H=8AH→Ｒ０=８AＨ。
STEP(1４）:同(7),执行01ED８2,取指令操作:PC→ＡR=03H,PC＋1＝０4Ｈ,ＡR指向RＡＭ存储器地址03H，后续微地址０2。