计算机组成原理试卷4
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理复习(考研)题4
研究生入学试卷四一．选择题（每小题1分，共10分）1.冯.诺依曼机工作方式的基本特点是___。
A．多指令流单数据流 B.按地址访问并顺序执行指令C．堆栈操作 D.存储器按内容选择地址2.下列数中最大的数为___。
A．（10010101）2 B.（227）8 C.（96）16 D.（143）53.若浮点数用补码表示，则判断运算结果是否为规格代数的方法是___。
A．阶符与数符相同为规格代数 B.阶符与数符相异为规格代数C．数符与尾数小数点后第一位数字相异为规格代数D．数符与尾数小数点后第一位数字相同为规格代数4.某计算机字长处32 位，其存储容量为4MB，若按字编址，寻址范围是___。
A．0~~1M B.0~~4MB C.0~~4M D.0~~1MB5.双端口存储器在___情况下会发生读/写冲突。
A．左端口与右端口的地址码不同 B.左端口与右端口的地址码相同C．左端口与右端口的数据码相同 D.左端口与右端口的数据码不同6.从以下有关RISC的描述中选择正确答案___。
A．采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况B．R ISC是从原来CISC系统的指令系统中挑选一部分实现的C．R ISC的主要目标是减少指令数D．RISC没有乘、除法指令和浮点运算指令7.在某CPU中设立了一条等待（WAIT）信号线，CPU在存贮器读周期T的时钟的下降沿采样W AIT线，请在下面的叙述中选出两个正确描述的句子___。
A.如WAIT为高电平，则在T2周期后不进入T3周期，而插入一个T W周期B.T W周期结束后，不管W AIT线状态如何一定转入T3周期C.T W周期结束后，只要W AIT线为低则连续插入一个T W周期直到W AIT线变高，才转入T3周期D.有了W AIT线，就可使CPU与任何速度的存储器相连接，保证了CPU与存储器连接时的时序配合8.以下描述中基本概念不正确的句子是___。
Ａ.ＰＣＩ总线不是层次总线Ｂ.ＰＣＩ总线采用异步时序协议和分步式仲裁策略Ｃ.Futurebus+总线能支持64位地址Ｄ.Futurebus+总线适合于高成本的较大规模计算机系统9.计算机的外围设备是指___。
计算机组成原理练习(4)答案
计算机组成原理练习4一、单项选择题1. 某机字长8位，采用补码形式（其中1位符号位），则机器数所能表示的范围是______。
A. -127～127B. -128～+128C. -128～+127D. -128～+1282. 在______计算机系统中，外设可以和主存储器单元统一编址，因此可不使用I/O指令。
A. 单总线B. 双总线C. 三总线D. 以上三种总线3. 在底数为2而尾数是补码的浮点数表示中，下列符合规格化要求的是（）。
A. 0.0000110×20B. 0.0100011×2-2C. 1.0100011×2-4D. 1.1100110×214. 中断向量可提供______。
A. 被选中设备的地址B. 传送数据的起始地址C. 中断服务程序入口地址D. 主程序的断点地址5. Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。
A. 直接映象B. 全相联映象C. 组相联映象D. 以上都有6. 总线的异步通信方式______。
A. 不采用时钟信号，只采用握手信号；B. 既采用时钟信号，又采用握手信号；C. 既不采用时钟信号，又不采用握手信号；D. 采用时钟信号，不采用握手信号。
7. 在磁盘存储器中，查找时间是______。
A. 使磁头移动到要找的柱面上所需的时间；B. 在磁道上找到要找的扇区所需的时间；C. 在扇区中找到要找的数据所需的时间；D. 以上都不对。
8. 在控制器的控制信号中，相容的信号是______的信号。
A. 可以相互替代B. 可以相继出现C. 可以同时出现D. 不可以同时出现9. 计算机操作的最小单位时间是______。
A. 时钟周期B. 指令周期C. CPU周期D. 执行周期10. CPU不包括______。
A. 地址寄存器B. 指令寄存器C. 地址译码器D. 通用寄存器11. 寻址便于处理数组问题。
A. 间接寻址B. 变址寻址C. 相对寻址D. 立即寻址12. 设寄存器内容为10000000，若它等于0，则为______。
计算机组成原理考研试卷（四）及答案
计算机组成原理考研试卷（四）及答案计算机组成原理考研试卷（四）及答案⼀、选择题(共20 分，每题1 分)1.⼀条指令中包含的信息有______。
A.操作码、控制码;B.操作码、向量地址;C.操作码、地址码。
2.在各种异步通信⽅式中，______速度最快。
A.全互锁;B.半互锁;C.不互锁。
3.⼀个512KB 的存储器，其地址线和数据线的总和是______ 。
A.17;B.19;C.27。
4.在下列因素中，与Cache 的命中率⽆关的是______。
A.Cache 块的⼤⼩;B.Cache 的容量;C.主存的存取时间。
5.在计数器定时查询⽅式下，若计数从0 开始，则______ 。
A.设备号⼩的优先级⾼;B.每个设备使⽤总线的机会相等;C.设备号⼤的优先级⾼。
6.Cache 的地址映象中，若主存中的任⼀块均可映射到Cache 内的任⼀块的位置上，称作______。
A.直接映象;B.全相联映象;C.组相联映象。
7.中断服务程序的最后⼀条指令是______。
A.转移指令;B.出栈指令;C.中断返回指令。
8.微指令操作控制字段的每⼀位代表⼀个控制信号，这种微程序的控制(编码)⽅式是______。
A.字段直接编码;B.直接编码;C.混合编码。
9.在取指令操作之后，程序计数器中存放的是______。
A.当前指令的地址;B.程序中指令的数量;C.下⼀条指令的地址。
10.以下叙述中______是正确的。
A.RISC 机⼀定采⽤流⽔技术;B.采⽤流⽔技术的机器⼀定是RISC 机;C.CISC 机⼀定不采⽤流⽔技术。
11.在⼀地址格式的指令中，下列______是正确的。
A.仅有⼀个操作数，其地址由指令的地址码提供;B.可能有⼀个操作数，也可能有两个操作数;C.⼀定有两个操作数，另⼀个是隐含的。
12.在浮点机中，判断原码规格化形式的原则是______。
A.尾数的符号位与第⼀数位不同;B.尾数的第⼀数位为1，数符任意;C.尾数的符号位与第⼀数位相同;D.阶符与数符不同。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
成人高等教育计算机组成原理考核试卷
D.数据更新
10.以下哪些设备属于输出设备？（）
A.显示器
B.打印机
C.鼠标
D.音箱
11.以下哪些是操作系统的功能？（）
A.管理硬件资源
B.提供用户接口
C.执行应用程序
D.管理文件系统
12.以下哪些是冯·诺伊曼计算机体系结构的特点？（）
A.存储程序
B.数据和处理分离
C.指令和数据共享总线
D.采用二进制系统
成人高等教育计算机组成原理考核试卷
考生姓名：__________答题日期：__________得分：__________判卷人：__________
一、单项选择题（本题共20小题，每小题1分，共20分，在每小题给出的四个选项中，只有一项是符合题目要求的）
1.计算机组成原理研究的内容不包括以下哪一项？（）
1. ×
2. ×
3. ×
4. √
5. √
6. √
7. ×
8. ×
9. √
10. √
五、主观题（参考）
1.计算机组成原理主要研究计算机硬件的组成、工作原理和性能评价。它在计算机系统中的作用是为计算机的硬件设计和性能优化提供理论基础。
2.冯·诺伊曼体系结构是一种将程序指令和数据存储在同一存储器中，由中央处理器顺序执行的计算机体系结构。其主要特点是存储程序、顺序执行、以及指令和数据共享总线。
17. ABC
18. ABC
19. ABCD
20. ABC
三、填空题
1. 1KB
2. Central Processing Unit
3.数据
4.内存
5.程序计数器（PC）
6.浮点运算单元（FPU）
7.缓存（Cache）
计算机组成原理试卷
…………….……………..装……………………订………………..线…………….……………..计算机与信息学院 信息工程 专业 计算机组成原理 课程，共 2 页， 第1页，共印刷份, 年 月 日考试，任课教师 拟题学号一、 选择题（每小题2分，共20分）：1. 寄存器间接寻址方式中，操作数处在____。
A.通用寄存器B.主存单元C.程序计数器D.堆栈 2. 存储器是计算机系统中的记忆设备，它主要用来___。
A ．存放数据B .存放程序C .存放数据和程序D .存放微程序3. 某计算机字长32位，其存储容量是1MB ，若按字编址，它的寻址范围是___。
A .0—1M B .0—512KB C .0—256K D .0—256KB4. 堆栈寻址方式中，设A 为累加器，SP 为堆栈指示器，Msp 为SP 指示器的栈顶单元，如果进栈操作的动作是：（A ）→Msp ，（SP ）-1→SP，那么出栈操作的动作应为___。
A ．（Msp ）→A, (SP)+1→SP B . (SP)+1→SP, （Msp ）→A C . (SP)-1→SP, （Msp ）→A D . (Msp)→A, (SP)-1→SP5. 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m 个并行部件的CPU 相比，一个m 段流水CPU___ 。
A ．具备同等水平的吞吐能力B .不具备同等水平的吞吐能力C ．吞吐能力大于前者的吞吐能力D .吞吐能力小于前者的吞吐能力 6. 同步控制是___。
A ．只适用于CPU 控制的方式B . 只适用于外设控制的方式C ．由统一时序信号控制的方式D . 所有指令执行时间都相同的方式7. 相联存贮器是按______进行寻址的存贮器。
A. 地址方式B. 堆栈方式C. 内容指定方式D. 地址方式与堆栈方式8．交叉存贮器实质上是一种_____存贮器，它能_____执行______独立的读写操作。
A. 模块式，并行，多个 B .模块式串行，多个 C. 整体式，并行，一个 D .整体式，串行，多个9．采用串行接口进行七位ASCII 码的传送，带有一位奇校验位、一位起始位和一位停止位，当波特率为9600波特时，字符传送速率为___。
计算机专业基础综合(计算机组成原理)模拟试卷4(题后含答案及解析)
计算机专业基础综合（计算机组成原理）模拟试卷4(题后含答案及解析)题型有：1. 单项选择题 2. 综合应用题单项选择题1-40小题，每小题2分，共80分。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
1．下列关于相联存储器的说法中，错误的是( )。
A．相联存储器指的是按内容访问的存储器B．在实现技术相同的情况下，容量较小的相联存储器速度较快C．相联存储器结构简单，价格便宜D．在存储单元数目不变的情况下，存储字长变长，相联存储器的访问速度下降正确答案：C解析：此题考查相联存储器的基本概念。
知识模块：计算机组成原理2．下列关于DRAM和SRAM的说法中，错误的是( )。
I．SRAM 不是易失性存储器，而DRAM是易失性存储器Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高A．Ⅱ、Ⅲ幂口ⅣB．I、Ⅲ和ⅣC．I、Ⅱ和ⅢD．I、Ⅱ、Ⅲ和Ⅳ正确答案：D解析：SRAM和DRAM都属于易失性存储器，掉电就会丢失，故I错误。
SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误。
主存可以用SRAM实现，只是成本高，故Ⅲ错误。
与SRAM相比，DRAM 成本低、功耗低，但需要刷新，故Ⅳ错误。
知识模块：计算机组成原理3．某机字长32位，主存容量1MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。
A．11位B．13位C．18位D．20位正确答案：A解析：主存地址中除去主存字块标记的部分就是Cache地址，结构如下所示：而Cache地址的格式如下图所示：其中，块长512 B，主存按字(32位)编址，512 B／4 B=128=27，即块内字地址7位；Cache共可存放16个块，采用直接映射方式，24=16，即Cache字块地址4位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理试题4
一、选择题（共20分，每题1分）
1．一条指令中包含的信息有。
A．操作码、控制码；
B．操作码、向量地址；
C．操作码、地址码。
2．在各种异步通信方式中，______速度最快。
A．全互锁；
B．半互锁；
C．不互锁。
3．一个512KB的存储器，其地址线和数据线的总和是______。
A．17；
B．19；
C．27。
4．在下列因素中，与Cache的命中率无关的是。
）
A．Cache块的大小；
B．Cache的容量；
C．主存的存取时间。
5．在计数器定时查询方式下，若计数从0开始，则______。
A．设备号小的优先级高；
B．每个设备使用总线的机会相等；
C．设备号大的优先级高。
6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。
A．直接映象；
B．全相联映象；
C．组相联映象。
7．中断服务程序的最后一条指令是______。
A．转移指令；
B．出栈指令；
C．中断返回指令。
8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是______。
A．字段直接编码；
B．直接编码；
C．混合编码。
9．在取指令操作之后，程序计数器中存放的是______。
A．当前指令的地址；
B．程序中指令的数量；
C．下一条指令的地址。
10．以下叙述中______是正确的。
A．RISC机一定采用流水技术；
B．采用流水技术的机器一定是RISC机；
C．CISC机一定不采用流水技术。
11．在一地址格式的指令中，下列是正确的。
A．仅有一个操作数，其地址由指令的地址码提供；
B．可能有一个操作数，也可能有两个操作数；
C．一定有两个操作数，另一个是隐含的。
12．在浮点机中，判断原码规格化形式的原则是______。
A．尾数的符号位与第一数位不同；
B．尾数的第一数位为1，数符任意；
C．尾数的符号位与第一数位相同；
D．阶符与数符不同。
13．I/O采用不统一编址时，进行输入输出操作的指令是______。
A．控制指令；
B．访存指令；
C．输入输出指令。
14．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是。
A．16MB；
B．16M；
C．32M。
15．寻址便于处理数组问题。
A．间接寻址；
B．变址寻址；
C．相对寻址。
16．超标量技术是______。
A．缩短原来流水线的处理器周期；
B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。
17．以下叙述中______是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的。
18．I/O与主机交换信息的方式中，中断方式的特点是______。
A．CPU与设备串行工作，传送与主程序串行工作；
B．CPU与设备并行工作，传送与主程序串行工作；
C．CPU与设备并行工作，传送与主程序并行工作。
19．设寄存器内容为11111111，若它等于+127，则为______。
A．原码；
B．补码；
C．反码；
D．移码。
20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为______。
A．-27；
B．-97；
C．-101；
D．155。
二、填空题（共20分，每空1分）
1．DMA的数据块传送可分为 A 、 B 和 C 阶段。
2．设n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最
多需 A ns,补码Booth算法最多需 B ns。
3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。
设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。
若当前
指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。
4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为 C ，真值为D （十进制表示）。
5．I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，
后者可通过 C 指令和设备交换信息。
6．动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。
7．在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。
三、解释下列概念（共10分，每题2分）
1．CMAR
2．总线
3．指令流水
4．单重分组跳跃进位
5．寻址方式
四、计算题（6分）
设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？
五、简答题（共20分）
1．CPU包括哪几个工作周期？每个工作周期的作用是什么。
（4分）
2．什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。
（5分）
4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。
操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。
（5分） （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。
六、问答题（共15分）
1．按序写出完成一条加法指令ADD α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。
（8分）
2．假设磁盘采用DMA 方式与主机交换信息，其传输速率为2MB/s ，而且DMA 的预处理需1000个时钟周期，DMA 完成传送后处理中断需500个时钟周期。
如果平均传输的数据长度为4KB ，试问在硬盘工作时，50MHz 的处理器需用多少时间比率进行DMA 辅助操作（预处理和后处理）。
（7分）（输入输出 4）
七、设计题（10分）
设CPU 共有16根地址线，8根数据线，并用MREQ 作访存控制信号（低电平有效），用
WR 作读写控制信号（高电平为读，低电平为写）。
现有下列芯片及各种门电路（门电路自
定），如图所示。
74138译码器D n D 0RAM: 1K×4位
2K×8位 8K×8位 16K×1位 4K×4位
ROM: 2K×8位
8K×8位 32K×8位
A A D n D 0
A A 2A G 2
B G 7
Y 0Y G 1， ， 为控制端C, B, A 为变量控制端 …… 为输出端
画出CPU 与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～2047为系统程序区；2048～8191为用户程序区。
（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。