集成电路测试与封装作业
《集成电路封装与测试》切筋成型
➢ 造成非共面性原因： 工艺过程处理不恰当 成型后降温过程引起的框架翘曲
切筋成型的质量要求
11
➢ 引脚位置 主是引脚歪斜问题。引脚歪斜是
指成形的引脚相对其理论位置的偏移。
要求：引脚歪斜小于0.038 mm
切筋成型的质量要求
12
引脚歪斜将影响封装的引脚位置，下表是引脚歪斜的类型及造成的原因。
引脚歪斜类型 所有引脚都偏移同一方向
直线形引脚
L形引脚
J形引脚
03 切筋成型的质量要求
切筋成型的质量要求
10
虽然用户通常都有自己严格的尺寸与外观质量要求，但是封装外形一般 都要符合固态技术协会或日本电子机械工业协会的规格标准。重要的参数如 下: ➢ 共面性：
共面性是最低落脚平面与最高引脚之间的垂直距离 。 要求：最大共面公差不超过0.05mm
集成电路封装与测试
切筋成型
目录/Contents
01
切筋成型
02
切筋成型的步骤
03
切筋成型的质量要求
01 切筋成型
切筋成型
4
切筋成型其实是两道工序：切筋和打弯，通常同时完成。 切筋工艺：是指切除框架外引脚之间的堤坝（dam bar）及在框架带上连在 一起的地方； 打弯工艺：则是将引脚弯成一定的形状，以适合装配的需要。
引脚成对偏移 引脚发散
引脚同方向偏移，偏移量渐增 引脚偏移无规律
原因 引脚引线架的外引脚截面结构不合理
挡条设计、交替切割 引脚引线架材料强度、成形方法问题
成形方法问题 各种可能因素结合
感谢聆听！
切筋成型的目的
5
切筋成型的目的是将这些外引脚压成各种预先设计好的形状，以便于装置 在电路板上使用，由于定位及动作的连续性，剪切和成形通常在一部机器上或 分成两部机器上连续完成。
集成电路封装与测试复习题（含答案）
集成电路封装与测试复习题(含答案)第1章集成电路封装概论2学时第2章芯片互联技术3学时第3章插装元器件的封装技术1学时第4章表面组装元器件的封装技术2学时第5章BGA和CSP的封装技术4学时第6章POP堆叠组装技术2学时第7章集成电路封装中的材料4学时第8章测试概况及课设简介2学时一、芯片互联技术1、引线键合技术的分类及结构特点？答：1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引力范围，从而使原子间产生吸引力，达到“键合”的目的。
2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量，通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。
于是，劈刀就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al膜）表面迅速摩擦，使Al丝和Al膜表面产生塑性形变。
这种形变也破坏了Al层界面的氧化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固的焊接。
3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。
这是由于它操作方便、灵活，而且焊点牢固，压点面积大，又无方向性。
现代的金丝球焊机往往还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。
可实现微机控制下的高速自动化焊接。
因此，这种球焊广泛地运用于各类IC和中、小功率晶体管的焊接。
2、载带自动焊的分类及结构特点？答：TAB按其结构和形状可分为Cu箔单层带：Cu的厚度为35-70um，Cu-PI双层带Cu-粘接剂-PI三层带Cu-PI-Cu双金属3、载带自动焊的关键技术有哪些？答：TAB的关键技术主要包括三个部分：一是芯片凸点的制作技术；二是TAB载带的制作技术；三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。
制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ）4.倒装焊芯片凸点的分类、结构特点及制作方法？答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。
集成电路封装制程知识.
集成电路封装制程知识
集成电路的制造包括芯片制造、芯片封装、测试三个制程。
目前本公司只进行芯片封装和测试两个制程,封装的制程如下 :
1.划片
这道工序是将晶圆贴在蓝膜上,并将晶圆切割成芯粒。
2.粘片
这道工序是为了使芯片和框架之间形成一个良好的欧姆接触。
3.压焊
这道工序是为了将粘片完成后的芯片,使其芯片内引线和框架外引线用金丝键合在一起 ,从而使内外引脚连接起来。
4.塑封
这道工序是为了将压焊完成后的芯片进行包装,确保芯片和外界保持清洁、无干扰。
5.打印
这道工序是为了将塑封好的产品进行打印标识,使人明白这电路的型号和规格。
6.冲溢料
这道工序是为了除去管脚之间的塑封溢料及连筋,使电路更美观整洁。
7.喷砂
这道工序是为了将产品表面的油渣、生刺和溢料去除,以达到电镀的技术要求。
8.电镀
这道工序是将产品的引脚表面镀上一层纯锡,以提高其抗氧化性并增加其导电性。
9.冲切
这道工序是电镀好的产品冲切成单个的成形品。
10.测试
这道工序是测试产品的电性参数,将合格品和不合格品分开,防止电性不良产品出货。
其它还有 :外检、编带、包装等辅助工序。
集成电路封装和测试复习题答案
一、填空题1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装;在次根基之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。
2、芯片封装所实现的功能有传递电能;传递电路信号;提供散热途径；构造保护与支持。
3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。
4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。
5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。
6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。
7、在焊接材料中，形成焊点完成电路电气连接的物质叫做煤斜；；用于去除焊盘外表氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡直。
8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。
9、薄膜工艺主要有遮射工艺、蒸发工艺、电镀工艺、光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（MOdUIe）、⅛路卡工艺（Card）、主电路板（Board）、完整电子产品。
11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。
12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。
13、DBG切割方法进展芯片处理时，首先进展在硅片正面切割一定深度切口再进展反面磨削。
14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料枯燥烧结的方法O15、芯片的外表组装过程中，焊料的涂覆方法有点涂、丝网印刷、钢模板印刷三种。
16、涂封技术一般包括了顺形涂封和封胶涂封。
二、名词解释1、芯片的引线键合技术（3种）是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。
《集成电路封装与测试》BGA的封装设计
8
CBGA最早起源于IBM公司，是将裸芯片安装在陶瓷多层基板载 体顶部表面形成的，连接好的封装体经过气密性处理可提高其可靠 性和物理保护性能。
04 CCGA封装
CCGA封装
10
CCGA封装又称圆柱焊料载体,是CBGA技术的扩展，不同之处在 于采用焊球柱代替焊球作为互连基材，是当器件面积大于32平方毫 米时CBGA的替代产品.
此外，还有MBGA（金属BGA）、FCBGA（细间距BGA或倒装 BGA）和EBGA（带散热器BGA）等。
02 PBGA封装
PBGA封装
6
塑料封装BGA（PBGA）采用塑料材料和塑封工艺制作，是最常 用的BGA封装形式。PBGA采用的基板类型为PCB基板材料，裸芯 片经过粘结和WB技术连接到基板顶部引脚后采用注塑成型（环氧模 塑混合物）方法实现整体塑模。
集成电路封装与测试
BGA的封装设计
目录/Contents
01
BGA封装的分类
02
PBGA封装
03
CBGA封装
04
CCGA封装
05
TBGA封装
01 BGA封装的分类
BGA封装的分类
4
目前，市面常用的BGA封装芯片主要包括四种类型：PBGA（塑 封BGA）、CBGA（陶瓷BGA）、CCGA（陶瓷焊柱阵列）、TBGA （载带BGA）。
05 TBGA封装
TBGA封装
12
聚酰亚胺是综合性能最佳的有机高分子材料之一，耐高温达 400℃以上 ，长期使用温度范围-200～300℃，无明显熔点，高 绝缘性能，103 赫下介电常数4.0，介电损耗仅0.004～0.007， 属绝缘材料。
集成电路封装与测试
集成电路芯片封装:是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置，粘贴,固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定构成整体立体结构的工艺封装工程:将封装体与基板连接固定装配成完整的系统或电子设备，并确保整个的综合性能的工程(合起来就是广义的封装概念)芯片封装实现的功能:①传递电能，主要是指电源电压的分配和导通②传递电路信号，主要是将电信号的延迟尽可能的减小，在布线时应尽可能使信号线与芯片的互联路径及通过封装的I/O接口引出的路径最短③提供散热途径，主要是指各种芯片封装都要考虑元器件部件长期工作时，如何将聚集的热量散出的问题④结构保护与支持，主要是指芯片封装可为芯片和其他连接部件提供牢固可靠的机械支撑封装工程的技术层次①第一层次，该层次又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺②第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺③第三层次，将数个第二层次完成的封装，组装成的电路卡组合在一个主电路板上，使之成为一个部件或子系统的工艺④第四层次，将数个子系统组装成一个完整电子产品的工艺过程芯片封装的分类:按照封装中组合集成电路芯片的数目，可以分为单芯片封装与多芯片封装按照密封的材料区分，可分为高分子材料和陶瓷为主的种类按照器件与电路板互连方式，可分为引脚插入型和表面贴装型按照引脚分布形态，可分为单边引脚，双边引脚，四边引脚与底部引脚零级层次，在芯片上的集成电路元件间的连线工艺SCP，单芯片封装MCP，多芯片封装DIP，双列式封装BGA，球栅阵列式封装SIP，单列式封装ZIP，交叉引脚式封装QFP，四边扁平封装MCP，底部引脚有金属罐式PGA，点阵列式封装芯片封装技术的基本工艺流程:硅片减薄，硅片切割，芯片贴装，芯片互连，成型技术，去飞边，毛刺，切筋成型，上焊锡，打码芯片减薄：目前硅片的背面减薄技术主要有磨削，研磨，干式抛光，化学机械平坦工艺，电化学腐蚀，湿法腐蚀，等离子增强化学腐蚀，常压等离子腐蚀等芯片切割:刀片切割，激光切割(激光半切割，激光全切割)激光开槽加工是一种常见的激光半切割方式芯片贴装也称为芯片粘贴，是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。
集成电路封装与测试(一)
三人获得了1956年 诺贝尔物理学奖
William B. Shockley
John Bardeen
Walter H. Brattain
1958年9月10日美国的基尔比发明了集成电 路集成电路是美国物理学家基尔比(Jack Kilby)和诺伊斯两人各自独立发明的，都拥有 发明的专利权。 1958年9月10日，基尔比的第一个安置在半 导体锗片上的电路取得了成 功，被称为“相 移振荡器”。 1957年，诺伊斯(Robort Noyce)成立了仙童 半导体公司，成为硅谷的第一家专门研制硅 晶体管的公司。 1959年2月，基尔比申请了专利。不久，得 克萨斯仪器公司宣布，他们已生产出一种比 火柴头还小的半导体固体 电路。诺伊斯虽然 此前已制造出半导体硅片集成电路，但直到 1959年7月才申请专利，比基尔比晚了半年。 法庭后来裁决，集成电路的发明专利属于基 尔比，而 有关集成电路的内部连接技术专利 权属于诺伊斯。两人都因此成为微电子学的 创始人，获得美国的“巴伦坦奖章”。
双边 引脚
SOP (小型化封装 小型化封装) 小型化封装
单边 引脚
SIP 单列引脚式封装） （单列引脚式封装） ZIP 交叉引脚式封装） （交叉引脚式封装）
四边 引脚
QFP PLCC (四侧引脚扁平封装 （无引线塑料封装载体 ） 四侧引脚扁平封装) 四侧引脚扁平封装
双边 引脚
DIP （双列式封装） 双列式封装）
4.2 技术发展趋势
芯片封装工艺： △ 芯片封装工艺： 从逐个管芯封装到出现了圆片级封装， 从逐个管芯封装到出现了圆片级封装，即先将圆片 划片成小管芯。 划片成小管芯。 再逐个封装成器件，到在圆片上完成封装划片后 再逐个封装成器件， 就成器件。 就成器件。 芯片与封装的互连：从引线键合（ △ 芯片与封装的互连：从引线键合（WB）向倒装焊 ） （FC）转变。 ）转变。 微电子封装和PCB板之间的互连： 板之间的互连： △ 微电子封装和 板之间的互连 已由通孔插装(PTH)为主转为表面贴装（SMT）为主。 为主转为表面贴装（ 已由通孔插装 为主转为表面贴装 ）为主。
集成电路与微封装技术课后作业
1. 什么是 HTCC 和 LTCC？并简述 LTCC 的基本工艺流程和在封装中的优劣。 HTCC： 高温共烧陶瓷，即将钨、钼、钼/锰等高熔点金属发热电阻浆料按照发热 电路设计的要求印刷于 92-96％的氧化铝流延陶瓷生坯上，4-8％的烧结助剂， 然后多层叠合，在 1500-1600℃下高温下共烧成一体。 LTCC： 低温共烧陶瓷，即将低温烧结陶瓷粉制成厚度精确而且致密的生瓷带， 在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要 的电路图形，并将多个被动组件（如低容值电容、电阻、滤波器、阻抗转换 器、耦合器等）埋入多层陶瓷基板中，然后叠压在一起，内外电极可分别使 用银、铜、金等金属，在 900℃下烧结，制成三维空间互不干扰的高密度电 路。 基本工艺流程： 流延->裁片->冲孔->填孔及印刷->叠片->静压->切割->烧结 优势： 1. 具有优良的高频、高速传输以及宽通带的特性； 2. 适应大电流及耐高温特性要求，并具备比普通 PCB 电路基板更优 良的热传导性；
2. 简述超声引线键合的基本工艺流程。 1. 利用超声振动提供的能量使金属丝在金属焊区表面迅速摩擦； 2. 使金属丝和金属膜表面产生塑性形变； 3. 破坏金属层界面的氧化层，使两个纯净金属面紧密接触，达到原子间 “键合”，形成牢固的焊接。
3. 简述芯片互连的几种常用方法和各自的基本流程与特点。 常用方法： 引线键合技术、载带自动键合技术、倒装芯片键合技术。 基本流程与特点： 1. 引线键合技术 流程： 1. 提供能量破坏被焊表面的氧化层和污染物； 2. 使焊区金属产生塑性变形，从而让引线与被焊面紧密接触； 3. 达到原子间引力范围并导致界面间原子扩散而形成焊合点。 特点： 引线过长引起短路，压焊过重使引线损伤、芯片断裂，压焊过 轻或芯片表面脏，导致虚焊等。 2. 载带自动键合技术 流程： 1. 引脚及载带制作； 2. 载带与 IC 晶片进行内引脚接合； 3. 封胶保护； 4. 电性测试； 5. 外引脚接合； 6. 测试完成。 特点： 1. 结构轻、薄、短、小，封装高度低于 1mm 2. 电极尺寸、电极与焊区的间距比 WB 大为减少 3. 引脚数更高：10mm 的芯片，WB300 个，TAB500 个 4. 引线电阻、电容、电感均比 WB 小，高速、高频性能好 5. 采用 TAB 互连可对 IC 芯片进行电老化、筛选和测试 6. TAB 采用 Cu 箔引线，导热、导电好、机械强度高 7. 键合力比 WB 高 3-10 倍 8. 可实现标准化（载带的尺寸）和自动化，同时多个焊接