集成电路封装和可靠性Chapter2-1-芯片互连技术【半导体封装测试】
半导体封装及测试技术
半导体封装及测试技术半导体封装及测试技术是指将芯片进行外包装，并进行测试以确保其性能符合设计要求的过程。
半导体封装技术主要包括封装结构设计、封装材料选择和封装工艺等方面，而半导体测试技术主要包括封装后测试和片上测试两个环节。
本文将详细介绍半导体封装及测试技术的相关内容。
首先，半导体封装技术是将芯片进行封装，增加其机械强度、保护芯片以及方便与外部连接等功能的过程。
封装结构的设计既要满足电性能要求，又要考虑成本、尺寸和工艺等因素。
封装材料的选择要考虑材料的导热性能、电绝缘性能、耐候性、耐高温性能等。
常用的封装材料有塑料、陶瓷和金属等。
封装工艺主要包括芯片倒装、焊接、封胶等工艺步骤。
其次，半导体测试技术主要包括封装后测试和片上测试两个环节。
封装后测试是指封装完成后对芯片进行功能测试和可靠性测试，以保证芯片性能符合设计要求，并且能够在不同的工作条件下稳定可靠地工作。
封装后测试主要包括电气性能测试、功能性能测试和可靠性测试等。
电气性能测试主要是测试芯片的电气参数，如工作电流、工作电压、功耗等。
功能性能测试主要是测试芯片的功能是否正常，如逻辑电路的正确性、模拟电路的灵敏度和精度等。
可靠性测试主要是测试芯片在不同的工作条件下的可靠性，如温度变化、湿度变化以及机械振动等。
片上测试是指在芯片封装之前对芯片进行测试，以确保芯片的质量和性能。
片上测试主要通过测试芯片的电气参数来判断芯片的好坏，如芯片的工作电流、工作电压、功耗等。
片上测试技术主要包括设计和制造测试机、测试方法和测试流程等方面。
设计和制造测试机是指根据芯片的特点和测试要求，设计和制造测试机来对芯片进行测试。
测试方法是指采用不同的测试手段和测试设备来进行测试。
测试流程是指按照一定的顺序和步骤来进行测试，以提高测试效率和准确性。
半导体封装及测试技术在半导体产业中起着重要作用。
通过封装可以提高芯片的稳定性和可靠性，保护芯片不受外界环境的干扰，从而提高整个产品的可靠性和性能。
第1章集成电路芯片封装技术概述ppt课件
传统装配与封装流程
硅片测试和拣选
分片
20.1
最终封装与测试
微芯片封装例子
Figure 1.8
二、封装分类及封装材料
迄今还没有一个统一的封装分类方法，业界常常从 封装材料、封装形式、应用对象等角度进行分类。
从以下四个方面进行分类： 按芯片数目； 按材料分类； 按器件与电路板互连方式； 按引脚分布；
缺陷芯片
5.
终测确保集成电路 通过电学和环境测 试
Figure 1.6
封装在IC制造流程中的位置
1、芯片封装技术—概念
狭义的封装
集成电路芯片封装(Packaging,PKG)，是指利 用膜技术及微细加工技术,将芯片布置、粘贴固定 及连接在框架或基板上,并引出接线端子。通过可 塑性绝缘介质灌封固定,构成整体立体结构的工艺。
教材： 集成电路芯片封装技术 李可为 编 参考书：微系统封装技术概论 金玉丰编著
第一章
集成电路芯片封装技术概述
一、封装技术概论及相关知识
二、封装分类及封装材料
三、微电子封装技术历史和发展趋 势
一、封装技术概论及相关知识
微电子学〔Microelectronics）： 一门研究集成电路设计 、制造、测试、封装等全过程的学科。
1.封装的分类 (2)
按互连方式分类：
引脚插入式 PTH(Pin-through-hole)
SIP
单边引腳
ZIP
插入式
双边引腳
DIP SK-DIP
PGA
底部引腳
表面贴装式：SMT〔Surface Mount Te单ch边n引ol脚ogy) SVP
表面贴装式
双边引脚
SOP TSOP SSOP SOI
集成电路芯片封装第2章-芯片互连技术
➢ 一、引线键合技术（WB） 1、引线键合技术概述
引线键合技术是将半导体裸芯片（Die）焊区与 微电子封装的I/O引线或基板上的金属布线焊区（ Pad）用金属细丝连接起来的工艺技术。
2、引线键合技术分类和应用范围
➢ 常用引线键合方式有三种： 热压键合 超声波键合 热超声波（金丝球）键合
➢ 特点：低成本、高可靠、高产量等，WB成为芯片互 连主要工艺方法，用于下列封装:
7、WB可靠性问题
1）金属间化合物形成——常见于Au-Al键合系统，紫斑 和白斑
2）引线弯曲疲劳——引线键合点跟部出现裂纹。 3）键合脱离——指键合点颈部断裂造成电开路。 4）键合点和焊盘腐蚀
腐蚀可导致引线一端或两端完全断开，从而使引线在 封装内自由活动并造成短路。
➢ 二、载带自动键合技术（TAB） 1、载带自动键合（TAB）技术概述
6、WB线材及其可靠度
➢键合对金属材料特性的要求： 可塑性好，易保持一定形状，化学稳定性好；
尽量少形成金属间化合物，键合引线和焊盘金 属间形成低电阻欧姆接触。
➢柯肯达尔效应：两种扩散速率不同的金属交互 扩散形成缺陷：如Al-Au键合后，Au向Al中迅 速扩散，产生接触面空洞。通过控制键合时间 和温度可较少此现象。
·陶瓷和塑料BGA、SCP和MCP ·陶瓷和塑料封装QFP ·芯片尺寸封装 (CSP)
3、WB技术作用机理
提供能量破坏被焊表面的氧化层和污染物，使焊区金 属产生塑性变形，使得引线与被焊面紧密接触，达到原子 间引力范围并导致界面间原子扩散而形成焊合点。 ➢ 引线键合键合接点形状主要有楔形和球形，两键合接 点形状可以相同或不同。
4、引线键合接点外形
球形键合
第一键合点
第二键合点
半导体集成电路封装与测试工艺流程
半导体集成电路封装与测试工艺流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!半导体集成电路的封装与测试工艺流程详解在现代电子科技中，半导体集成电路（Integrated Circuit，简称IC）扮演着至关重要的角色。
集成电路封装与测试
集成电路芯片封装:是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置，粘贴,固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定构成整体立体结构的工艺封装工程:将封装体与基板连接固定装配成完整的系统或电子设备，并确保整个的综合性能的工程(合起来就是广义的封装概念)芯片封装实现的功能:①传递电能，主要是指电源电压的分配和导通②传递电路信号，主要是将电信号的延迟尽可能的减小，在布线时应尽可能使信号线与芯片的互联路径及通过封装的I/O接口引出的路径最短③提供散热途径，主要是指各种芯片封装都要考虑元器件部件长期工作时，如何将聚集的热量散出的问题④结构保护与支持，主要是指芯片封装可为芯片和其他连接部件提供牢固可靠的机械支撑封装工程的技术层次①第一层次，该层次又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺②第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺③第三层次，将数个第二层次完成的封装，组装成的电路卡组合在一个主电路板上，使之成为一个部件或子系统的工艺④第四层次，将数个子系统组装成一个完整电子产品的工艺过程芯片封装的分类:按照封装中组合集成电路芯片的数目，可以分为单芯片封装与多芯片封装按照密封的材料区分，可分为高分子材料和陶瓷为主的种类按照器件与电路板互连方式，可分为引脚插入型和表面贴装型按照引脚分布形态，可分为单边引脚，双边引脚，四边引脚与底部引脚零级层次，在芯片上的集成电路元件间的连线工艺SCP，单芯片封装MCP，多芯片封装DIP，双列式封装BGA，球栅阵列式封装SIP，单列式封装ZIP，交叉引脚式封装QFP，四边扁平封装MCP，底部引脚有金属罐式PGA，点阵列式封装芯片封装技术的基本工艺流程:硅片减薄，硅片切割，芯片贴装，芯片互连，成型技术，去飞边，毛刺，切筋成型，上焊锡，打码芯片减薄：目前硅片的背面减薄技术主要有磨削，研磨，干式抛光，化学机械平坦工艺，电化学腐蚀，湿法腐蚀，等离子增强化学腐蚀，常压等离子腐蚀等芯片切割:刀片切割，激光切割(激光半切割，激光全切割)激光开槽加工是一种常见的激光半切割方式芯片贴装也称为芯片粘贴，是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。
集成电路封装与测试(一)
三人获得了1956年 诺贝尔物理学奖
William B. Shockley
John Bardeen
Walter H. Brattain
1958年9月10日美国的基尔比发明了集成电 路集成电路是美国物理学家基尔比(Jack Kilby)和诺伊斯两人各自独立发明的，都拥有 发明的专利权。 1958年9月10日，基尔比的第一个安置在半 导体锗片上的电路取得了成 功，被称为“相 移振荡器”。 1957年，诺伊斯(Robort Noyce)成立了仙童 半导体公司，成为硅谷的第一家专门研制硅 晶体管的公司。 1959年2月，基尔比申请了专利。不久，得 克萨斯仪器公司宣布，他们已生产出一种比 火柴头还小的半导体固体 电路。诺伊斯虽然 此前已制造出半导体硅片集成电路，但直到 1959年7月才申请专利，比基尔比晚了半年。 法庭后来裁决，集成电路的发明专利属于基 尔比，而 有关集成电路的内部连接技术专利 权属于诺伊斯。两人都因此成为微电子学的 创始人，获得美国的“巴伦坦奖章”。
双边 引脚
SOP (小型化封装 小型化封装) 小型化封装
单边 引脚
SIP 单列引脚式封装） （单列引脚式封装） ZIP 交叉引脚式封装） （交叉引脚式封装）
四边 引脚
QFP PLCC (四侧引脚扁平封装 （无引线塑料封装载体 ） 四侧引脚扁平封装) 四侧引脚扁平封装
双边 引脚
DIP （双列式封装） 双列式封装）
4.2 技术发展趋势
芯片封装工艺： △ 芯片封装工艺： 从逐个管芯封装到出现了圆片级封装， 从逐个管芯封装到出现了圆片级封装，即先将圆片 划片成小管芯。 划片成小管芯。 再逐个封装成器件，到在圆片上完成封装划片后 再逐个封装成器件， 就成器件。 就成器件。 芯片与封装的互连：从引线键合（ △ 芯片与封装的互连：从引线键合（WB）向倒装焊 ） （FC）转变。 ）转变。 微电子封装和PCB板之间的互连： 板之间的互连： △ 微电子封装和 板之间的互连 已由通孔插装(PTH)为主转为表面贴装（SMT）为主。 为主转为表面贴装（ 已由通孔插装 为主转为表面贴装 ）为主。
半导体封装互连技术详解
1.引言任何一个电子元件，不论是一个三极管还是一个集成电路（Integrated Circuit, IC），想要使用它，都需要把它连入电路里。
一个三极管，只需要在源极、漏极、栅极引出三根线就可以了，然而对于拥有上百或上千个引脚的超大规模集成电路（Very Large Scale Integration Circuit, VLSI）来说，靠这种类似于手动把连线插到面包板的过程是不可能的。
直接把IC连接到（未经封装的集成电路本体，裸片，Die）电路中也是不可能实现的，因为裸片极容易收到外界的温度、杂质和外力的影响，非常容易遭到破坏而失效。
所以电子封装的主要目的就是提供芯片与其他电子元器件的互连以实现电信号的传输，同时提供保护，以便于将芯片安装在电路系统中。
一般的半导体封装都类似于下面的结构，将裸片安装到某个基板上，裸片的引脚通过内部连接路径与基板相连，通过塑封将内部封装好后，基板再通过封装提供的外部连接路径与外部电路相连，实现内部芯片与外界的连接，就像上面两个图一样，裸Die和封装内部复杂的连接等都埋在里面，封装好后就是对外就是一些规整的引脚了。
不论是多复杂的封装，从黑盒的角度来看其实现的基本功能都是一样的，最简单的就是封装一个分立器件，给出几个引脚；复杂一点想要封装具有多个I/O 接口的IC，以及多个IC一起封装，在封装的发展过程中也发展出了很多封装类型和很多技术，比如扇出技术、扇入技术这些。
这些概念和缩写非常多，尤其是当谈到先进封装（Advanced Packaging）的时候，为了实现高密度集成以及快速信号传输这些需求，不得不在每一个地方都发展一些新的技术，很多情况下会把它们都并入到先进封装技术里来介绍，这有时候会引起一些困惑，这里主要整理一下IC封装里的互连技术。
在IC封装种几种典型的互连技术包括引线键合（Wire Bonding，WB）、载带自动焊（Tape-automated Bonding，TAB）、倒装芯片（Flip Chip，FC）、晶圆级封装（Wafer-Level Packaging，WLP）、以及硅通孔（Through Silicon Via，TSV）。
集成电路芯片封装第2章-芯片互连技术
➢ 一、引线键合技术（WB） 1、引线键合技术概述
引线键合技术是将半导体裸芯片（Die）焊区与 微电子封装的I/O引线或基板上的金属布线焊区（ Pad）用金属细丝连接起来的工艺技术。
2、引线键合技术分类和应用范围
➢ 常用引线键合方式有三种： 热压键合 超声波键合 热超声波（金丝球）键合
➢ 特点：低成本、高可靠、高产量等，WB成为芯片互 连主要工艺方法，用于下列封装:
➢ 三、倒装芯片键合技术（FCB） 1、倒装芯片键合技术
倒装芯片键合（FCB）是指将裸芯片面朝下，芯片焊区与 基板焊区直接互连的一种键合方法：通过芯片上的凸点直接 将元器件朝下互连到基板、载体或者电路板上。而WB和 TAB则是将芯片面朝上进行互连的。由于芯片通过凸点直接 连接基板和载体上，倒装芯片又称为DCA（Direct Chip Attach ）
7、WB可靠性问题
1）金属间化合物形成——常见于Au-Al键合系统，紫斑 和白斑
2）引线弯曲疲劳——引线键合点跟部出现裂纹。 3）键合脱离——指键合点颈部断裂造成电开路。 4）键合点和焊盘腐蚀
腐蚀可导致引线一端或两端完全断开，从而使引线在 封装内自由活动并造成短路。
➢ 二、载带自动键合技术（TAB） 1、载带自动键合（TAB）技术概述
载带自动焊(Tape Automated Bonding，TAB)技术 是一种将芯片组装在金属化柔性高分子聚合物载带上的集 成电路封装技术；将芯片焊区与电子封装体外壳的I/O或基 板上的布线焊区用有引线图形金属箔丝连接，是芯片引脚 框架的一种互连工艺。
2、TAB技术分类
TAB按其结构和形状可分为：Cu箔单层带、 Cu-PI双层带、Cu-粘接剂-PI三层带和Cu-PI-Cu 双金属带等四种。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
UESTC-Ning Ning
1
Chapter 2
Chip Level Interconnection
宁宁
芯片互连技术
集成电路封装测试与可靠性
UESTC-Ning Ning
2
Wafer In
Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆)
Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬)
Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型)
Lead Scan (LS 检测)Packing (PK 包装)
典型的IC 封装工艺流程
集成电路封装测试与可靠性
UESTC-Ning Ning
3
⏹
电子级硅所含的硅的纯度很高，可达99.9999 99999 %
⏹
中德电子材料公司制作的晶棒(
长度达一公尺，重量超过一百公斤
)
UESTC-Ning Ning
4
Wafer Back Grinding
⏹Purpose
The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process.
⏹Process Methods:
1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光
)
UESTC-Ning Ning
5
旋转及振荡轴
在旋转平盘上之晶圆
下压力
工作台仅在指示有晶圆期间才旋转
Method:
The wafer is first mounted on a backgrind tape and is then loaded to the backgrind machine coarse wheel . As the coarse grinding is completed, the wafer is transferred to a fine wheel for polishing .。